[发明专利]动态随机存取存储器

说明书

本发明涉及半导体，尤其涉及动态随机存取存储器(DRAM)。

正如本领域公知，DRAM由存储单元构成，具有二个主要元件：存储电容和用于使能传输到和从该电容传输出电荷的晶体管。在沟槽型DRAM中，该电容位于在半导体衬底中刻蚀的深沟槽中。尤其是，沟槽具有导电材料，其提供电容的第一电极(即有时称作存储节点)。沟槽在其壁上具有介质，其提供该电容的介质。衬底中的掺杂区提供电容的第二电极。通过形成在半导体中在导电区上部和衬底中形成的埋置带之间的耦合区域，第一电极被耦合到单元晶体管的源极/漏极区之一上。

传统DRAM阵列组织成使多个存储单元尽可能彼此相互靠近布置。为了适当地工作，一个单元的晶体管与相邻单元的晶体管电隔离是必须的。这些晶体管形成在半导体衬底的有源区中。这些有源区是由掩膜和刻蚀工艺限定的。一种这种工艺有时称作为浅沟槽绝缘(STI)。尤其是，正如名称为“Nitride Cap Formation in DRAM Capacitors”的美国专利US5,717,628(1998年2月10日授予)中所说明的，在形成沟槽电容之后，垂直区被刻蚀在电激活的硅衬底中并用氧化物填充。垂直区的这个刻蚀典型地是使用掩膜完成的，其一定要与沟槽电容适当地对准。确切地说，随着掩膜变得更靠近晶体管区布置，耦合区的电阻增加；而如果膜变得距单元晶体管区较远布置，则二个相邻单元有源区电连接一个电容的可能性增加了。

根据本发明提供的方法包括在半导体本体中形成沟槽电容。在电容上部形成有凹槽，这种凹槽在半导体本体中具有侧壁。第一材料淀积在凹槽的侧壁上和底部上。第二材料淀积在第一材料上。掩膜提供在第二材料上，这种掩膜具有：覆盖所述凹槽底部之一个部分的掩膜区；以及在所述凹槽底部的另一部分上和在一部分所述凹槽侧壁上的窗口，以暴露下面部分的第二材料。移去暴露的下面部分的第二材料部分，同时留下了第一材料的基本上未刻蚀暴露的下面部分。移去第一材料的暴露部分和半导体本体的下面部分。在半导体本体的移去部分中形成了绝缘区。

借助这种方法，在通过耦合区电连接到单元晶体管之电容的存储节点中的耦合区的长度以及电阻不进行对应改变的情况下，允许有效大的掩膜不对准裕度。而且，在形成电绝缘有源区的同时允许有较大的掩膜不对准裕度。

根据本发明的一个实施例，掩膜提供在第二材料上，具有覆盖一部分所述凹槽侧壁和一部分所述凹槽底部的掩膜区，以及具有布置在所述凹槽侧壁的相反部分和所述凹槽底部的相反部分上的窗口，用以暴露第二材料的下面部分。

根据本发明的另一实施例，刻蚀被提供在半导体本体的暴露下面部分中以在半导体本体中形成浅沟槽，并且，绝缘材料形成在浅沟槽中以形成浅沟槽绝缘区。

当参考附图结合对下面的详细说明时将更清楚本发明的上述和其它特征以及本发明本身。

图1是根据本发明制做的DRAM单元的剖面略图；

图1A是图1的DRAM单元的示意图；

图2是一部分半导体本体的平面图，其具有在其中形成的沟槽电容；

图3是一部分半导体本体的剖面视图，其具有在其中形成的沟槽电容，该剖面是沿图2中3-3线所做的剖面；

图4是一部分半导体本体的剖面视图，其具有在其中形成的沟槽电容，其是在根据本发明工艺的一个阶段上在这种电容的上部形成了凹槽之后所做的剖面图；

图5是根据本发明在图4凹槽形成之后和掩膜相对于沟槽电容对准之后一部分半导体本体的平面图；

图5A-10A是在图5掩膜如图5所示布置之后在图1单元制造的各种阶段具有在其中形成的沟槽电容之该部分半导体本体的剖面视图，图5A的剖面是沿图5的5A-5A线做的剖面；

图5A′-8A′是在图5掩膜如图5所示布置之后在图1单元制造的各个阶段具有在其中形成的沟槽电容之该部分半导体本体的剖面视图，图5A′的剖面对应于图5A-8A的剖面，具有稍微朝着图5A所示位置左边不对准的图5掩膜；

图5B-9B是在图5掩膜如图5所示布置之后在图1单元制造的各个阶段具有在其中形成的沟槽电容之该部分半导体本体的剖面视图，图5A的剖面是沿图5的5B-5B线做的剖面；

图5B′-9B′是在图5掩膜如图5所示布置之后在图1单元制造的各种阶段具有在其中形成的沟槽电容之该部分半导体本体的剖面视图，图5A′的剖面对应于图5A-8A的剖面，具有稍微对着图5B所示位置顶部不对准的图5掩膜。