[发明专利]半导体器件的制造方法

说明书

技术领域

本发明涉及半导体器件的制造方法，特别是涉及具备低介电常数层间绝缘膜的半导体器件的制造方法。

背景技术

近些年来，随着半导体器件的微细化和高速化，单层布线构造的多层化日益前进。其中，具有5层以上的金属布线构造的半导体器件也已被开发和生产。但是，随着半导体器件向微细化的发展，由所谓的布线间寄生电容和布线电阻产生的信号传播延迟的问题也不断增大。就是说，随着布线构造的多层化，起因于多层化的信号传播延迟妨碍半导体器件的高速化的问题也会增大。

作为伴随着这样的布线构造的多层化的信号传播延迟的避免策略，以前人们采取了种种的解决方法。一般地说，信号传播延迟可以用上边所说的布线间寄生电容和布线电阻之积表示。为了改善信号传播延迟，理想的是在降低布线间寄生电容的同时，也降低布线电阻。

为了降低布线电阻，人们尝试了使布线的主构成材料换成电阻更低的主构成材料，例如从现有的铝布线换成为铜布线的技术。在该情况下，与现有的铝布线同样，采用对铜进行刻蚀的办法加工成布线形状是极其困难的。为此，在把铜用做布线的情况下，可以采用埋入布线构造的技术。

此外，为了减小布线间的寄生电容，人们还尝试了例如用CVD法形成以SiOF为主成分的绝缘膜，以取代现有的以SiO₂为主成分的绝缘膜的技术，或者，用旋转涂敷法形成相对介电常数比SiO₂还低的所谓的SOG(旋涂玻璃)膜或有机树脂膜等的低介电常数绝缘膜的技术。

一般地说，以往所一直使用的SiO₂绝缘膜的相对介电常数，把3.9左右规定为实用上的下限。对此，SiOF绝缘膜则规定为可以使相对介电常数降低到3.3左右。但是，该SiOF绝缘膜，要使其相对介电常数降低得比3.3还低，从膜的稳定性方面来考虑在实用上也是极其困难的。另一方面，SOG膜，或有机树脂膜等的低介电常数绝缘膜则可以使相对介电常数降低到2.0左右。为此，人们积极地尝试进行对其成膜技术的开发。

例如，在特开平11-506872号公报中，公开了可以采用向半导体衬底上边涂敷绝缘膜的材料形成涂敷膜，向该涂敷膜上照射电子束的办法，形成具有优良特性的低介电常数绝缘膜的技术。

发明内容

本发明的一个实施例的半导体器件的制造方法，包括：

在半导体衬底上边，设置含有Si原子的低介电常数绝缘膜；

边照射电子束边加热上述低介电常数绝缘膜；和

使上述加热中或加热后的上述低介电常数绝缘膜暴露于促进上述Si原子的结合的气体中。

本发明的另一个实施例的半导体器件的制造方法，包括：

在半导体衬底上边，设置低介电常数绝缘膜；

在含有惰性气体的气氛中，边照射电子束边加热上述低介电常数绝缘膜；和

向上述加热中或加热后的上述低介电常数绝缘膜照射正电荷离子。

本发明的另一个实施例的半导体器件的制造方法，包括：

在半导体衬底上边，设置含有有机成分的低介电常数绝缘膜；

把上述半导体衬底搬运入处理室内；

在含有惰性气体的气氛中，边照射电子束边加热上述低介电常数绝缘膜；

从上述处理室内搬运出上述半导体衬底；

向上述处理室内导入氧化性气体；和

加上高频电压使得在已导入了上述氧化性气体的上述处理室内产生等离子体，对上述处理室内进行净化。

附图说明

图1示出了用本发明的一个实施例的方法形成的半导体器件中的加热处理装置的概略。

图2是用本发明的一个实施例的方法形成的半导体器件中的绝缘膜的剖面图。

图3的曲线图示出了绝缘膜的相对介电常数的变化。

图4的曲线图示出了绝缘膜的吸湿量的变化。

图5示出了在本发明的另一个实施例的半导体器件的制造方法中使用的加热处理装置的概略。

图6A和图6B是用本发明的另一个实施例的方法形成的半导体器件的布线构造。

具体实施方式

以下，边参看附图边说明本发明的实施例。

(实施例1)

本发明人等发现了采用边照射电子束边进行加热的办法形成的低介电常数绝缘膜，特别是含有Si的低介电常数绝缘膜易于吸湿的现象。这是因为归因于照射电子束，在绝缘膜中的Si原子内得以形成悬挂键的缘故。在绝缘膜中存在的Si悬挂键是活泼的，在使这样的绝缘膜在大气中开放之后，就如反应式(1)那样地与水分进行反应。