[发明专利]多芯片模块及制造方法

说明书

技术领域

一般来说，本发明是有关于半导体组件，且尤关于包括多芯片模块的半导体组件。

背景技术

想要有更快、更便宜以及更有效率的半导体组件一直是促使半导体组件制造业者将半导体芯片中所制造的装置尺寸缩小以及将多个半导体芯片置入单一封装件(典型上称为多芯片模块)的动机。在多芯片模块中的半导体芯片可以放置成水平的方向(也就是在彼此的旁边)或是放置成垂直的方向(也就是垂直地堆栈在彼此的顶端)。在传统的垂直堆栈多芯片模块中，是藉由在利用黏着接合(adhesive bonding)方式使第一半导体芯片附着于电路板之后，利用引线接合(wirebonding)方式将位在半导体芯片上的接合垫(bonding pad)与位在电路板上对应的接合垫接合。将间隔件(spacer)形成在第一半导体芯片上或是附着于第一半导体芯片，以及将第二半导体芯片附着在间隔件。然后利用如引线接合程序将位在第二半导体芯片上的接合垫连接至位在电路板上对应的接合垫。间隔件必须小于第一半导体芯片以适合引线接合程序。此外，典型上间隔件是小于第二半导体芯片。这种型态结构的缺点是突出间隔件的第二半导体芯片的部分是易曲折的(pliable)或是有弹力的。因此，当利用引线接合方式将位在第二半导体芯片之突出部分上的接合垫与位在电路板上对应的接合垫接合时，第二半导体芯片之突出部分的易曲折性(pilability)使得形成在第二半导体芯片上的接合垫的接合件(bond)弱化(weaken)。此接合件弱化会造成悲惨的装置故障。

因此，将会有利的是有一种多芯片模块与一种用于制造该多芯片模块的方法，其不会降低形成在接合垫之接合件的完整性。这种方法与结构将更有利的是符合成本效益并且适于与种种多芯片模块程序整合。

发明内容

本发明藉由提供一种多芯片模块与一种用于制造该多芯片模块的方法以满足前述的需求。依照一个实施例，本发明包含提供具有第一与第二主要表面的支撑衬底，其中该支撑衬底具有芯片接收区与多个接合垫。将第一半导体芯片连接至该芯片接收区，其中该第一半导体芯片具有多个接合垫。该第一半导体芯片的第一接合垫连接至该支撑衬底的第一接合垫。将间隔件连接至该第一半导体芯片的一部分。将支撑材料配置在该间隔件或该第一半导体芯片的至少其中之一上。将第二半导体芯片定位在该支撑材料上，其中该第二半导体芯片具有第一主要表面与多个接合垫。将该第二半导体芯片的第一接合垫连接至该支撑衬底的第二接合垫。

依照另一个实施例，本发明包括一种用于制造多芯片模块的方法，该方法包含提供具有第一半导体芯片的支撑衬底，该第一半导体芯片接置在支撑衬底上的芯片或晶粒接收区。该支撑衬底是有多个接合垫，而且该第一半导体芯片具有多个接合垫。将间隔件连接至该第一半导体芯片，并且将支撑材料配置在该间隔件或该第一半导体芯片的其中之一上。将半导体芯片连接至该间隔件，以使该支撑材料定位在该第一半导体芯片与第二半导体芯片之间，藉此提供支撑予该第二半导体芯片。

依照另一个实施例，本发明包括一种具有支撑衬底的多芯片模块，该支撑衬底具有芯片接收区与多个接合垫。具有多个接合垫的第一半导体芯片接置至该芯片接收区。具有第一边缘与相对(opposing)的第二边缘的间隔件连接至该第一半导体芯片。支撑材料与该间隔件接触。第二半导体芯片连接至该间隔件，其中该支撑材料的一部份定位在该第一半导体芯片与该第二半导体芯片之间。

附图说明

藉由阅读下列详细的描述与伴随的图式可更加了解本发明，其中图式中相似的组件符号代表相似的组件，且其中：

图1系依照本发明实施例的多芯片模块在开始的制造阶段的侧面截面图；

图2系图1的多芯片模块在后来的制造阶段且沿着图3的截面线2-2所截取的侧面截面图；

图3系图2的多芯片模块的俯视图；

图4系图2至3的多芯片模块在后来的制造阶段的侧面截面图；

图5系图4的多芯片模块在后来的制造阶段的侧面截面图；

图6系依照本发明另一个实施例的多芯片模块在开始的制造阶段且沿着图7的截面线6-6所截取的侧面截面图；

图7系图6的多芯片模块的俯视图；

图8系图6至7的多芯片模块在后来的制造阶段的侧面截面图；以及

图9系图8的多芯片模块在后来的制造阶段的侧面截面图。

具体实施方式