[发明专利]包含并联连接的基准磁隧道结以提供最优基准阻抗的磁隧道结反熔丝电路

说明书

技术领域

本发明一般涉及集成电路，尤其涉及用于集成电路中的反熔丝。 

背景技术

熔丝通常用于集成电路，特别用于实现存储器中的冗余度，而且用于产生诸如定时和偏置条件的电路调整。最通常利用激光熔丝技术来实现之，激光熔丝技术需要单独通路通过执行这一功能的设备，从而产生增加的测试成本。为减少这些增加的成本，开发电可编程熔丝和反熔丝(antifuse)的工作已经进行。在这方面的困难之一是使用合理电压的同时达到足够的可靠度。为有效编程经常需要非常高的电压。磁隧道结(MTJ)器件的使用显示了减少所需电压电平的希望。MTJ器件通常难以用使得其电工作特性相对一致的方式制造。不仅从晶片到晶片，而且从模片(die)到模片来看，变化也趋于是显著的。此外，处理过程中的变化也可以明显地改变电特性。同样，编程的时间虽然与使用激光相比减少了，但是仍然比期望的要长。 

因而，对于在存在电工作特性的变化的情况下可以相对较低电压编程的、并且类似地能够有效读取熔丝或反熔丝的状态的熔丝和/或反熔丝存在着需要。另一个需要是减少编程熔丝和/或反熔丝所需的时间。在所有这些情况中，还期望在维持可靠工作的同时保持集成电路的面积尽可能小。 

附图说明

在附图中作为例子而不是作为限制说明了本发明，图中用类似的附图标记表示类似的要素，其中： 

图1是根据本发明的实施例的反熔丝电路的电路图； 

图2是用于理解图1的反熔丝电路的工作的时序图；以及 

图3是利用图1中所示类型的反熔丝电路的反熔丝系统的模块图。 

具体实施方式

在一个方面，被用来读取MTJ反熔丝的状态的基准包含并联的未编程MTJ器件以设置基准阻抗(resistance)。并联MTJ提供了MTJ反熔丝的编程与未编程阻抗之间的阻抗。利用由与MTJ反熔丝相同结构组成的基准，在跟踪由于制造过程中的变化导致的工作特性的改变中，基准是相对有效的。此外，并联MTJ器件的数量是可选的，使得阻抗等级可被调节以获得最优基准阻抗。这一点由于未编程MTJ反熔丝间阻抗的变化而尤其重要。基准阻抗需要始终可探测地低于甚至具有最低未编程阻抗的那个的未编程阻抗。基准和MTJ反熔丝由传输晶体管保护以不受读出放大器(sense amplifier)中所用的较高电压的影响，所述传输晶体管被用来处理较高电压，以便保护MTJ器件不受可超过MTJ器件的击穿电压的较高电压的影响。类似地，这些传输器件还保护读出放大器不受编程期间写电路所用的某种程度高电压的影响。写电路还通过减少电流来响应MTJ反熔丝的击穿，其使得电流被更加快速地用于其它地方。参照附图及后面的描述可以更好地理解这一点。 

图1中所示的是反熔丝电路10，其包括读出放大器12、保护电路14、基准16、反熔丝18以及写电路20。该描述实施例中的反熔丝18是磁隧道结(MTJ，magnetic tunnel junction)器件。虽然反熔丝电路10可能适用于其它类型的反熔丝或甚至熔丝，但是MTJ器件由于其对于编程的相对较低电压要求而特别有利。 

读出放大器12包括P沟道晶体管22、反相器(inverter)24、P沟道晶体管26、N沟道晶体管28、P沟道晶体管30、N沟道晶体管32、P沟道晶体管34以及反相器36。保护电路14包括N沟道晶体管38和N沟道晶体管40。基准电路16包括MTJ器件50、52和54。写电路20包括电平转换器(level shifter)56、P沟道晶体管58、P沟道晶体管60、P沟道晶体管62、N沟道晶体管64和N沟道晶体管66。晶体管38、40、58、60、62、 64和66全部是特别用来处理较高电压的晶体管。这通常通过增加栅极电介质厚度来实现。因而，P沟道晶体管58、60和62具有比P沟道晶体管22、26、30和34更高的击穿电压。类似地，N沟道晶体管38、40、64和66具有比N沟道晶体管28和32更高的击穿电压。为了能够处理不同电压的这一目的，集成电路具有不同击穿电压的晶体管是常见的。较低的击穿晶体管是为了较高性能和较低的功率。在一个典型应用中，VDDL用于逻辑器件，而VDDH用于输入/输出电路。读出放大器12由低功率供电VDDL供电，而写电路20由高功率供电电压VDDH供电。在该例子中的VDDL的标称电压是1.8伏，而在该例子中VDDH是3.3伏。