[发明专利]原位掺杂N型发射极的掺杂分布改进

说明书

技术领域

本发明一般地涉及双极性工艺，更具体地涉及通过用锗(Ge)共掺杂外延层作为最初几秒的沉积来使N型原位掺杂硅外延(epi)层掺杂分布的主斜率更陡峭的工艺。

背景技术

在一般的双极性工艺中，典型地按照图1中示出的下列步骤形成晶体管的发射极-基极结。首先，在步骤A，在单晶硅基片12中注入硼(B)10。随后，如步骤B所示，在基片12的顶部沉积多晶硅层(poly)14，用非常薄的氧化硅层16把基片12和多晶硅层14隔离开。多晶硅层14必须是利用原位掺杂的N型掺杂，或者是首先生长未掺杂多晶硅的N型掺杂，然后在多晶硅层上注入砷(As)、磷(P)或锑(Sb)。其中，常用的是As，P次之，而Sb很少用。最后，如步骤C所示，在高温处理中形成发射极-基极结18。高温导致B和As(或P/Sb)扩散。在B和As的扩散前沿接触的地方形成结18。高温可以导致界面氧化物层16分解，导致多晶硅层14的某种再结晶。

在图2中描述了掺杂分布：(1)注入(实线)；(2)在形成发射极-基极结的高温处理之后(短划线)。As分布20显示在图的左侧以及B分布22显示在图的右侧，图中，y轴表示浓度，x轴表示深度。由于多晶硅的扩散常数比单晶硅的高几个量级的事实，所以当放置在足够高的温度以驱使As原子穿过界面氧化层进入基片时，注入的高斯分布极有可能变成平坦的。因此，在放置在合适的温度预算后，多晶硅中的As分布24几乎变成平坦的。

在单晶硅和多晶硅之间的界面氧化物16降低了晶体管的基极电流，并引起高电流放大系数。它还像多晶硅层14中的晶界那样对发射极中的串联电阻有贡献。

在最近的发展中，原位B掺杂外延层已经取代了硼基极注入，这样可以更好地控制掺杂分布。利用掺杂浓度的突变可以形成真正的块状掺杂分布。例如，在SiGe HBT(异质结双极性晶体管)中采用基于低温外延性而不是基于注入以确定掺杂分布的技术，不仅可以确定B的分布，还可以确定Si以及，如果适用的话，可以确定C的分布。陡峭的掺杂剂变化和更薄的层，加上SiGe带隙工程，对这些晶体管产生非常高的操作频率。

由于尺寸的减小，更加难以均匀地在这些晶体管中注入多晶发射极，从而，原位掺杂多晶硅成为主流。由于发射极电阻成为高频操作中的限制因素，降低该电阻是非常有利的。通过生长外延层，而不是生长多晶硅层，可以实现发射极电阻的降低。由于在外延中缺少晶界，所以外延层的电阻率要比多晶硅层的电阻率低。而且，很明显当顶层是外延生长时，没有增加电阻的界面氧化层。

图3描述了外延地生长一个发射极的工艺步骤。步骤A描述了生长一个B掺杂基极外延层26的结果(在HBT中，SiGe层和C掺杂SiGe层也是外延生长的，在图中未示出)。步骤B描述了在外延生长As掺杂顶层(也就是单晶发射极层)28的工艺。要注意这里没有界面氧化层。步骤C描述了进行高温处理后的工艺，发射极-基极结30被形成。

虽然多晶发射极和单晶发射极的工艺步骤看起来非常的相似，但这里有很大的区别。在示出了沉积的基极层和单晶发射极层的掺杂分布的图4中，这些区别非常明显。与图2相似，图4示出了生长的掺杂分布(实线)和高温处理后的掺杂分布(短划线)。再次，As的分布32显示在图的左侧，B的分布34显示在图的右侧。要注意块状掺杂分布是通过低温外延性获得的。将图4和图2进行比较，可以看到得到了更陡峭的掺杂分布。更陡峭的掺杂分布允许晶体管垂直方向的尺寸减小，从而增强晶体管的高频性能。