[发明专利]并行输入/输出自测试电路和方法

说明书

技术领域

本发明一般涉及并行数据传输系统，且更具体而言涉及用于并行数据传输系统的测试电路。

背景技术

为了减小电子器件的总测试成本，许多系统和/或集成电路使用内建自测试(BIST)电路来制作。这种电路视为是“内建”的，这是因为这种电路形成为系统本身的一部分，或者包含在集成电路的基板内。BIST电路可以产生和/或评估施加/接收至该集成电路或系统的一部分上的测试信号。BIST可以减小测试时间，这是因为板上BIST电路通常比独立测试器更快地施加或评估测试信号。

尽管BIST电路可以测试集成电路器件的各种特征，但可受益于BIST电路的一个特征为用于在系统的器件或部分之间传输信号的接口电路。一种特殊类型的接口为源同步并行接口。源同步并行接口可以并行地传输数据，且这些信号的时序可以是基于该并行数据的传输源。

期望的是，为集成电路的输入和/或输出路径提供自测试能力。这种测试能力可以帮助判定数据传输路径是否正将错误引入数据信号。为了更好理解本发明的各个方面，现在将描述源同步并行接口的BIST方法。并行I/O BIST布置示于图5，并用普通参考字符500表示。测试系统500可包括发送器部分502和接收器部分504。发送器部分502可包括从器件的其他部分(例如，非测试部分)提供的功能数据输入线506，以及产生测试数据值的BIST发送器508。多路复用器510可以选择性地在正常(例如，非测试)工作模式下输出功能数据(func_data[0]至func_data[N])或者在测试工作模式下输出BIST测试数据(test_data[0]至test_data[N])。数据可以通过并行链路接口512从发送器部分502传输到接收器部分504。

接收器部分504可包括可以处理从发送器部分502接收的功能(非测试)数据的功能逻辑514，以及可以处理测试数据的BIST接收器516，由此测试数据是否正在通过该接口正确地传输。

期望的是，BIST发送器508和BIST接收器516能够检测包括固定型故障(stuck-at fault)和耦合故障的普通并行接口类型错误。并行链路接口512中的固定型故障会导致“1”或“0”的固定输出模式。一条线上的数据值对另一条线上的数据值产生负面影响，这会引起耦合故障。例如，通过传输伪随机比特序列(PRBS)可以测试耦合故障。

图6示出与图5中部件508相似的常规BIST发送器608以及与图5中部件516相似的常规BIST接收器616。

常规BIST发送器部分608可包括固定比特值源650、PRBS发生器652、以及选择多路复用器(选择MUX)(654-0至654-N)。固定比特值源650可提供固定二进制值至选择MUX(654-0至654-N)。PRBS发生器652可以以翻转和非翻转形式产生比特值的伪随机序列，并将这些值提供至选择MUX(654-0至654-N)。每个选择MUX(654-0至654-N)可以根据相应模式选择信号(pattern_select_0[0:1]至pattern_select_N[0:1])来输出固定比特值(0或1)之一或伪随机发生比特(或其翻转)。

常规BIST接收器部分616可以提供多个测试以检测从BIST发送器608传输的数据中的错误。接收器部分616可包括PRBS模式检查电路656、固定0测试电路658、固定1测试电路660、以及合格/不合格逻辑662。

当传输的所有信号为逻辑低(0)时，固定0测试电路658可以测试数据。因此，该电路可以对所有这些值进行逻辑或(OR)，并通过输出高值ZERO_RES而标识错误。相反，当传输的所有信号为逻辑高(1)时，固定1测试电路660可以测试数据，且因此可以对所有这些值进行逻辑与非(NAND)。如果检测到“0”，则存在错误，且测试电路660可以输出高的结果值ONE_RES。

模式检查电路656可以检查PRBS比特序列中的错误。在所示的常规例中，模式检查电路656可包括与每个传输的数据位相对应的PRBS检查器(656-0至656-N)。每个PRBS检查器(656-0至656-N)可以提供结果信号(RES[0]至RES[N])，当接收的数据值不匹配预期数据值时该结果信号转变为逻辑高。结果信号在模式结果电路657中被逻辑组合(ORed)。因此，如果PRBS检查器(656-0至656-N)判定任意位具有错误，则模式结果电路657将输出高结果PRBS_RES。