[发明专利]一种运算放大器相位反转和过流抑制电路有效
申请号: | 200710018427.4 | 申请日: | 2007-08-08 |
公开(公告)号: | CN101114815A | 公开(公告)日: | 2008-01-30 |
发明(设计)人: | 汪西虎 | 申请(专利权)人: | 中国航天时代电子公司第七七一研究所 |
主分类号: | H03F3/45 | 分类号: | H03F3/45;H03K17/60 |
代理公司: | 西安通大专利代理有限责任公司 | 代理人: | 李郑建 |
地址: | 710054*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 运算放大器 相位 反转 抑制 电路 | ||
技术领域
本发明涉及运算放大器,具体涉及一种运算放大器相位反转(phasereversal)和过流现象的抑制电路。
背景技术
运算放大器(简称运放)是一种使用非常广泛的电路。运放电路除了可以用于实现对信号的数学操作,如倍乘、加、减、积分以及差分等,还被用于构成比较器、波形发生器、电流源、稳压电源和滤波器等信号处理电路。
传统的通用集成运放电路,通常采用三级放大结构,即输入级、中间放大级和输出级。图1给出了一种常见的三级运放结构。该运放电路的特点是:输入级采用了差动放大结构,因而具有高的共模抑制能力,并且由于其差动对管采用的是双极器件,与采用MOS器件的差动输入级相比,还具有低噪声、低失调电压等优点;第二级采用了折叠共发射极共基极结构(简称折叠共射共基结构),因而具有大的电压增益。
但是,当运放输入信号超出电源电压,在图1中运放电路的输入级中会出现一种被称为相位反转(倒相)的现象。
以下,结合图1对相位反转现象作简要说明。
当图1中的运放的输入信号处于正常电压范围内,若正向输入端电压Vp高于反向输入端电压Vn,则差动输入级反向输出端A的电压VA应低于正向输出端B的电压VB,即当Vp>Vn时,应有VA<VB。但是,如果由于噪声或运放驱动电路中的错误等原因,Vp电压高出了电源电压,并使差动输入管Q1的集电结正向偏置,则产生从Q1基极到集电极的电流,使A点电压上升,当该电流足够大时,A点电压会高于B点电压。既虽然仍有Vp>Vn,但此时VA>VB,输入差动级的输出发生了错误。
相位反转不仅会发生在NPN型双极晶体管构成的运放差动输入级,同样,当输入信号低于负电源电压或地时,也会发生在PNP型双极晶体管构成的差动输入级。
图1中的运放电路的输入信号超出正常的工作范围,不仅会引发上述的相位反转问题,还可引发第二级的晶体管中的电流过大,造成对晶体管器件的损伤。
以下,结合图1对折叠共射共基级中的过流现象进行说明。
如果输入信号Vp和Vn同时超出了电源电压,并使输入级输出信号VA和VB也超出了电源电压,则可造成第二级折叠共射共基放大电路的共射管Q3和Q4的集电结也发生正偏,使C点和D点电压升高,造成Q5和Q6中的电流增大,甚至超出安全工作区。
发明内容
为消除图1所示的双极晶体管运放电路结构,即输入级为差动放大级,第二级为折叠的共射共基放大级的运放结构,在输入信号超出正常工作范围时,引发的输入差动级相位反转现象,和第二级中的过流现象,本发明提出了一种运算放大器相位反转和过流抑制电路,其设计思路是:该电路对输入级的两个差动管的集电结电压进行监测,当集电结发生正偏,并对其集电极注入或抽取电流时,相位反转和过流抑制电路也对另一个差动管的集电极注入或抽取电流,因而达到抑制输出差动电压的错误变化。对于过流现象,相位反转和过流抑制电路应使折叠共射共基结构中的共基晶体管的基极电压产生与其射极电压非正常变化方向相同的变化,以减小其发射极电流。
为了实现上述任务,本发明采取的技术解决方案如下:
一种运算放大器的相位反转与过流抑制电路,其特征在于,该相位反转与过流抑制电路由两个与运放输入级差动对管同类型的双极晶体管,和一个二极管构成;第一个晶体管的基极与运放的正向输入端相连,集电极与差动输入级的正向输出端相连,第二个晶体管的基极与运放的反向输入端相连,集电极与差动输入级的反向输出端相连,这两个晶体管的发射极与二极管的阳极相连,二极管的阴极与折叠共射共基结构的共基晶体管的基极连接。
附图说明
图1是一种常见的双极晶体管三级放大运放电路,其特点是输入级为差动放大结构,第二级为折叠共射共基放大结构。
图2是本发明的具有相位反转和过流抑制电路的运算放大器,该运放电路是在图1的电路进行了改造,加入了相位反转和过流抑制电路。
下面结合附图和实施例对本发明进行进一步的详细说明。
具体实施方式
在图2所示的本发明的具有相位反转和过流抑制电路的运算放大器,运放电路的相位反转和过流抑制电路由双极晶体管Q3、Q4和二级管D1组成。其中双极晶体管Q3的基极与运放正向输入端Vp连接,集电极与输入级的正向输出端B点连接,双极晶体管Q4的基极与运放反向输入端Vn连接,集电极与输入级的反相输出端A点连接,双极晶体管Q3、Q4的发射极与二级管D1的阳极连接于C点,D1的阴极与共基晶体管Q10、Q11的基极连接于D点。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国航天时代电子公司第七七一研究所,未经中国航天时代电子公司第七七一研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710018427.4/2.html,转载请声明来源钻瓜专利网。
- 上一篇:转枢轴单元
- 下一篇:挥发性存储器原子供电系统