[发明专利]半导体器件阱的制造方法

说明书

技术领域

本发明涉及半导体器件前道的制造工艺，具体地说，涉及一种阱的制造方法。

背景技术

在半导体器件的各种阱区的制造过程中，每次使用的掩模版的对准标记都在相同的位置。图1和图2为两种对准标记，其共同作为制造过程中进行套刻精度测试的基准。

制造不同的阱区，需要设置不同的离子注入窗口，但每次对准标记的位置都在同一位置，对准标记处的光刻胶在显影步骤蚀刻掉，所以在离子注入步骤中，对准标记处也被注入离子。当多次被注入后，对准标记的色调就会发生改变，这样进行套刻精度测试时，套刻机台不容易辨认，较易出现错误。另外，采用现有的制造方法，套刻机台需要对不同阱形的离子注入窗口设置不同的测试程式，分别进行调试，这种方式浪费了测试时间，降低了生产效率。

因此，需要提供一种新的制造方法以减小或者避免上述缺陷。

发明内容

本发明解决的技术问题是提供一种便于操作且不影响套刻精度测试的半导体器件阱的制造方法。

为解决上述技术问题，本发明提供了一种半导体器件阱的制造方法，其包括如下步骤：提供半导体衬底；在半导体衬底上镀光刻胶，进行曝光步骤，进行显影步骤，形成第一离子注入窗口，且在半导体衬底上形成对准标记；以上述对准标记为基准，进行套刻精度测试，合格后进行离子注入，在半导体衬底对应第一离子注入窗口处，形成第一阱区；移除剩余光刻胶，重新镀光刻胶，进行曝光步骤，进行显影步骤，形成第二离子注入窗口，且上述对准标记被光刻胶覆盖；透过光刻胶以该对准标记为基准，进行套刻精度测试，合格后进行离子注入，在半导体衬底对应第二离子注入窗口处，形成第二阱区。

每次所镀光刻胶的厚度相同。

所述半导体衬底为p型硅衬底，所述第一阱区是深n阱。

该制造方法还包括制造其他数个与第一阱区和第二阱区具有不同特性的阱区，且该数个阱区形成的离子注入过程中，上述对准标记均被光刻胶覆盖。

与现有技术相比，本发明的制造方法通过只在第一阱区制造过程中形成对准标记，其他阱区形成过程套刻精度测试均以第一次形成的标记为基准，避免了在标记图形区域多次离子注入，改变其色调的情况发生；另外，套刻机台只需要设置一套测试程式就可以完成整个阱区套刻精度的测试，大大节省了测试时间，进而提高了生产效率。

附图说明

通过以下对本发明一实施例结合其附图的描述，可以进一步理解其发明的目的、具体结构特征和优点。其中，附图为：

图1为十字型对准标记；

图2为方框型对准标记；

图3为采用本发明制造方法有源区形成后半导体器件的剖面示意图；

图4为采用本发明制造方法第一阱区形成后半导体器件的剖面示意图；

图5为采用本发明制造方法第二阱区形成后半导体器件的剖面示意图。

具体实施方式

以下对阱形成过程中的光刻方法的较佳实施例进行描述。

请参阅图3和图4，提供半导体衬底，在本实施例中以p型硅衬底1为例。在p型硅衬底1上沉积氮化硅掩模2，进行浅沟槽隔离工艺步骤蚀刻形成沟槽3，剩余的氮化硅部分为有源区。在沟槽3内部形成有衬垫氧化物(未图示)，向沟槽3内填充氧化硅31，进行化学机械掩模步骤后在硅衬底1表层形成一层薄的氧化层4。

请参阅图4，在硅衬底1表面镀光刻胶5，利用光刻机以及具有第一主图形以及对准标记的第一掩模版，进行曝光步骤；进行显影步骤，若采用的是正光刻胶，将透光区的光刻胶移除，形成对应第一主图形的第一离子注入窗口51，且第一主图形以及对准标记91、92被转移到氧化层4上(对准标记93是上述有源区形成过程中使用的对准标记)。完成上述步骤后，在套刻机台上进行套刻精度测试步骤，以对准标记为基准，执行测试程式。如果第一主图形在套刻精度标准范围内，则在第一离子注入窗口51进行离子注入步骤，形成第一阱区即本实施例的深n阱7。

请参阅图4且结合图5，将上述剩余的光刻胶5移除，镀与光刻胶5相同种类、厚度的光刻胶6，利用光刻机和第二掩模版进行的曝光步骤，其中第二掩模版仅具有第二主图形，没有对准标记；然后进行显影步骤，将透光区的光刻胶6移除，形成第二离子注入窗口61，且第二主图形转移到氧化层4上，且上述深n阱7制造过程中形成的对准标记91、92被光刻胶6覆盖。然后进行套刻测试步骤，透过光刻胶6以对准标记91、92为基准，执行相同测试程式。如果第二主图形在套刻精度标准范围内，则在第二离子注入窗口61进行离子注入步骤，形成p阱。