[发明专利]集成电路开路/短路的测试连接方法及装置

说明书

技术领域

本发明涉及半导体器件的电性能测试或故障探测方法，特别是涉及用于测试集成电路的方法。

背景技术

随着SMT(Surface Mount Technology，表面贴装技术)的发展，半导体集成电路IC特别是采用球栅阵列即Ball Grid Array简称BGA，封装IC，其封装的输入/输出(I/O)引脚的排列方式是栅格阵列，并且引脚端部为锡球的IC朝高密度、小脚距方向发展，封装的I/O引脚从几十根，逐渐增加到几百根，不久的将来可能达2千根。封装越密集，集成电路出现的问题不可避免地越多。最常见的问题是集成电路内部出现开路或短路(OPEN/SHORT)。开/短路测试机台是分析集成电路不良原因的一个很重要的工具。开/短路的测试原理如下：

根据欧姆定律：电阻R＝电压V/电流I。理论上，当V＝I×R＝I×0＝0；实际测量值V≤20mV，则依此判断线路为短路(导通)。理论上，当V＝I×R＝无限大，实际测量值V为1.2V～9V，则依此判断线路是开路。

集成电路开路测试原理如下：

开路测试：如图1所示，引脚a内部引线是否开路？将引脚a接电表的负极探棒，因电表的正极探棒无法接触芯片焊盘，所以电表的正极探棒改为接触引脚b、c或d(All-to-Pin)，利用芯片内的元件(如二极管)形成测量回路。不知何处有二极管，只有将引脚b、c、d分别接至电表的正极探棒。由于二极管有方向性，因而可能反过来将引脚a接电表的正极碳棒，将引脚b、c、d分别接至电表的负极探棒(Pin-to-All)。如果两次测量结果都是开路，则表示引脚a内部引线为开路。

短路测试：如图2所示，引脚a(Pin a)内部引线是否短路？利用Pin-to-All或All-to-Pin测量，查待引脚a是否与其它引脚短路。N个引脚的IC，只要查N次，例如：All-toPinl测试，可知引脚a是否与其它某个引脚短路。引脚到引脚(Pin-to-Pin)的测量(a-b，b-c，a-d，b-a...)，可查哪两个引脚之间短路，N个引脚的IC，要查(N-1)+(N-2)+...+1次，例如：Pina-b，a-c，a-d测量，可知引脚a与引脚c之间是否短路。

开路/短路测试机台在测试IC的开路/短路时，利用特定的软件来分析IC的各个引脚间的电信号，根据以上的原理来判断各引脚间是否开路/短路。

现有技术集成电路开/短路的测试连接方法是：集成电路的各个引脚与印刷电路板(PCB)电连接，PCB上与集成电路对应的焊盘再通过PCB上内部引线与设置于PCB上的排插相连，该PCB的布置如图3所示，然后借助排线与开路/短路测试机相连进行测试。这种测试连接方法每一款集成电路需要做一块PCB，成本很高。对于BGA封装越密集的集成电路，PCB板层数越多，有的多达几十层；并且PCB内部走线多，PCB的面积大，一块PCB板制作成本高达2-10万美金。另外，PCB的设计及制作周期长。

发明内容

本发明要解决的技术问题在于避免上述现有技术的不足之处而提出一种测试集成电路开路/短路的方法，利用本发明测试方法，不仅能极大地减少集成电路开路/短路测试时所需的PCB设计、制作的费用，而且可以大大缩短PCB制作周期。

本发明解决所述技术问题可以通过采用以下技术方案来实现：

提出一种集成电路开路/短路的测试连接方法，包括以下步骤，

①设计一块双面印刷电路板，该印刷电路板焊盘的上下两面各相应的导电点均分别相互导通，各导电点之间的脚距规格与被测集成电路的各导电点之间的脚距规格相同；

②使所述印刷电路板上面焊盘的各导电点与被测集成电路的各导电点分别电接触；

③将所述印刷电路板下面焊盘的各导电点分别借助导线与插座/插头电连接；

④将所述插座/插头与所述开路/短路测试机接插。

本发明解决所述技术问题还可以通过采用以下技术方案来实现：

提出一种集成电路开路/短路的测试连接方法，包括以下步骤，

①设计一块双面绝缘板，该绝缘板上加工有与被测集成电路的各导电点之间脚距规格相同的通孔，各通孔内分别装有导电端子；

②使所述各导电端子的上端与被测集成电路的各导电点分别电接触；

③将所述各导电端子的下端分别借助导线与插座/插头电连接；

④将所述插座/插头与所述开路/短路测试机接插。

本发明解决所述技术问题还可以通过采用以下技术方案来实现：