[发明专利]半导体结构以及制造半导体结构的方法

说明书

技术领域

本发明总地来说涉及制造互补金属氧化物半导体(CMOS)结构的方法。更加具体地讲，本发明涉及制造性能得到提高的CMOS结构的方法。

背景技术

互补金属氧化物半导体(CMOS)结构包括互补导电类型(即，通常是n和p导电类型或掺杂极性)的场效应晶体管的匹配对。从互补导电类型在操作CMOS器件时能够实现功耗降低的角度来讲，CMOS结构是所期望的。

虽然CMOS结构是很容易制造的，但是现代的CMOS结构仍然会在CMOS器件优化的情形下产生损失。具体来说，各CMOS场效应晶体管组成部分的成分材料通常可能会相当严重地影响CMOS场效应晶体管的工作参数。尤其受到关注的成分材料包括半导体衬底成分和结晶取向，以及栅极分层结构和成分材料。

半导体衬底成分和结晶取向影响CMOS器件内的载流子迁移率。栅极成分影响CMOS栅极内的耗尽效应和逸出功(work function)。

CMOS结构将会继续在当前的和今后几代半导体技术中广为采用。这样，将继续需要制造性能得到提高的CMOS结构。

发明内容

本发明包括CMOS结构和制造CMOS结构的方法。

按照本发明的特定CMOS结构包括可以对于半导体沟道、栅极电介质、金属栅极和重叠(overlying)多晶硅栅极使用不同的材料成分来制造的互补晶体管。

按照本发明的制造CMOS结构的方法包括非选择性蚀刻步骤，该步骤用于蚀刻平面化层和第二硅栅极材料层，以提供高度接近第一硅栅极材料层的经蚀刻的第二硅栅极材料层。

按照本发明的CMOS结构包括位于半导体衬底内的第一晶体管。该第一晶体管包括第一结晶取向表面半导体层、位于第一结晶取向表面半导体层上的第一栅极电介质、位于第一栅极电介质上的第一金属栅极和位于第一金属栅极上的第一硅栅极。这种特定的CMOS结构还包括位于所述半导体衬底内的第二晶体管。该第二晶体管包括不同于所述第一取向表面半导体层的第二结晶取向表面半导体层、位于第二结晶取向表面半导体层上的第二栅极电介质、位于第二栅极电介质上的第二金属栅极和位于第二金属栅极上的第二硅栅极。其中第一金属栅极和第二金属栅极中的每一个包括从金属和金属氮化物构成的组中选择的金属栅极材料。

按照本发明的方法包括在半导体衬底的第一区域上形成第一栅极叠层(stack)。该第一栅极叠层包括上部第一栅极材料层。这种特定的方法还包括在所述第一栅极叠层和半导体衬底的横向相邻的第二区域上形成第二栅极材料层。这种特定的方法还包括在所述第二栅极材料层上形成平面化层和对所述平面化层和所述第二栅极材料层进行非选择性蚀刻，以形成横向相邻所述第一栅极叠层并且接近所述第一栅极叠层的高度的第二栅极叠层。

按照本发明的另一种方法包括在半导体衬底的第一区域上形成第一栅极叠层。该第一栅极叠层包括上部第一硅栅极材料层。该另一种方法还包括在所述第一栅极叠层和所述半导体衬底的横向相邻的第二区域上形成第二硅栅极材料层。该另一种方法还包括在所述第二硅栅极材料层上形成平面化层和对所述平面化层和所述第二硅栅极材料层进行非选择性蚀刻，以形成横向相邻所述第一栅极叠层并且接近所述第一栅极叠层的高度的第二栅极叠层。

按照本发明的再另一种方法包括在半导体衬底的第一区域上形成第一栅极叠层。该第一栅极叠层包括上部第一硅栅极材料层和位于其上的蚀刻阻止层。这种特定的方法还包括在所述第一栅极叠层和所述半导体衬底的横向相邻的第二区域上形成第二硅栅极材料层。这种特定的方法还包括在所述第二硅栅极材料层上形成平面化层；和在使用所述蚀刻阻止层作为蚀刻指示层的同时，对所述平面化层和所述第二硅栅极材料层进行非选择性蚀刻，以形成横向相邻所述第一栅极叠层并且接近所述第一栅极叠层的高度的第二栅极叠层。

附图说明

在下面给出的优选实施方式的说明的上下文中，本发明的目的、特征和优点将会得到理解。优选实施方式的说明将会以附图为基础得到理解，这些附图构成了本公开文本的一部分，其中：

图1到图7表示一系列示意性横截面图，说明了按照本发明的实施方式制造CMOS结构的过程中的多个逐步进展阶段的结果。

图8到图16表示一系列示意性横截面图，说明了按照本发明的另一种实施方式制造CMOS结构的过程中多个逐步进展阶段的结果。

具体实施方式

下面将以上述附图为基础更加详细地描述本发明(包括CMOS结构和制造CMOS结构的方法)。由于这些附图是为了说明的目的而给出的，因此这些附图不一定是按比例画出的。