[发明专利]有效的卷积Turbo码编码器和方法

权利要求书

1.一种组成编码器模块，包括：

编码器，用于将输入数据块编码成编码数据块，所述编码器具有多个状态值；和

组合器，用于将所述编码数据块与根据所述编码器的状态值的函数变化的数据结合，以产生奇偶数据块。

2.如权利要求1所述的组成编码器控制模块，其特征在于，所述编码器是循环递归卷积编码器，并且所述状态值与所述编码器的最终状态值相关。

3.如权利要求2所述的组成编码器控制模块，所述模块还包括查找模块，用于查找根据所述编码器的最终状态的函数变化的数据。

4.如权利要求1所述的组成编码器控制模块，所述模块还包括存储部件，用于存储所述编码数据块。

5.如权利要求3所述的组成编码器控制模块，其特征在于，所述编码器具有至少3个延时器。

6.如权利要求1所述的组成编码器控制模块，其特征在于，所述组合器对所述编码数据块和根据所述编码器的状态值的函数变化的数据进行加法、乘法、或、异或运算之一，以产生奇偶数据块。

7.如权利要求2所述的组成编码器控制模块，其特征在于，根据所述编码器的状态值的函数变化的数据是通过初始化所述编码器的状态值产生的。

8.如权利要求2所述的组成编码器控制模块，其特征在于，根据所述编码器的状态值的函数变化的数据是通过初始化所述编码器的状态值并为所述编码器提供0数据块产生的。

9.如权利要求8所述的组成编码器控制模块，其特征在于，根据所述编码器的状态值的函数变化的数据具有与编码器延时器的数量相关的周期。

10.一种系统，包括：

交织器，用于交织输入数据块；

组成编码器模块，包括：

编码器，用于将输入数据块编码成编码数据块，所述编码器具有多个状态值；和

组合器，用于将所述编码数据块与根据所述编码器的状态值的函数变化的数据结合，以产生奇偶数据块；以及

存储设备，耦合到所述组成编码器模块，用于存储所述输入数据块和所述编码数据块中的至少一个数据块。

11.如权利要求10所述的系统，其特征在于，所述编码器是循环递归卷积编码器，并且所述状态值与所述编码器的最终状态值相关。

12.如权利要求11所述的系统，所述模块还包括查找模块，用于查找根据所述编码器的最终状态值的函数变化的数据。

13.如权利要求10所述的系统，其特征在于，所述组合器对所述编码数据块和根据所述编码器的状态值的函数变化的数据进行加法、乘法、或、异或运算之一，以产生奇偶数据块。

14.如权利要求11所述的系统，其特征在于，根据所述编码器的状态值的函数变化的数据是通过初始化所述编码器的状态值并为所述编码器提供0数据块产生的。

15.如权利要求10所述的系统，其特征在于，将所述系统集成到能够根据电气和电子工程师协会(IEEE)802.11标准族操作的设备或能够根据IEEE 802.16标准族操作的设备中的至少一个设备中。

16.一种方法，包括：

在组成编码器中的编码器处，将输入数据块编码成编码数据块，所述编码器具有多个状态值；和

在组合器处，对所述编码数据块与根据所述编码器的状态值的函数变化的数据结合，以产生奇偶数据块。

17.如权利要求16所述的方法，所述编码器具有多个延时器，所述状态值与在对所述输入数据块编码之后的所述编码器的状态值有关，并且所述方法还包括在查找模块处查找根据在对所述输入数据块进行编码之后的所述编码器的状态值的函数变化的数据。

18.如权利要求16所述的方法，其特征在于，所述结合包括对所述编码数据块和根据所述编码器的状态值的函数变化的数据进行加法、乘法、或、异或运算之一，以产生奇偶数据块。

19.如权利要求16所述的方法，还包括：在所述编码器处，初始化所述编码器的状态值，并对0数据块编码，以产生根据所述编码器的状态值的函数变化的数据。