[发明专利]非对称输入输出端口的上行交换电路及其交换方法

权利要求书

1.一种非对称输入输出端口的上行交换电路，用于在N个输入端口和M个输出端口之间进行交换，N和M都是整数且0＜N＜M，每一条输入链路包括n个时隙，每一条输出链路包括m个时隙，n和m都是大于0的整数，该上行交换电路包括至少M×m个选择单元、连接到各个选择单元的控制输入端上的至少M×m个交换控制单元、与各个输出链路对应相连的至少M个装配单元，所述至少M×m个交换控制单元被设置成为M个输出链路中对应的输出链路上的对应时隙选择输入链路中的时隙数据，其特征在于：

该上行交换电路还包括与输入链路相连并与输入链路上的时隙对应的至少N×n个存储单元，

所述至少M×m个选择单元连接在所述至少N×n个存储单元和所述至少M个装配单元之间；

N个输入链路中每一条链路与所述至少N×n个存储单元中至少n个存储单元的输入端相连；

所述至少N×n个存储单元中每一个存储单元的输出端与所有的所述至少M×m个选择单元的输入端相连；

所述至少M个装配单元中每一个装配单元的输入端与所述至少M×m个选择单元中至少m个选择单元的输出端相连，每一个装配单元的输出端与M个输出链路中的一条链路相连。

2.如权利要求1所述的电路，其特征在于所述至少M×m个选择单元中任意个选择单元是单独的多路复用器MUX。

3.如权利要求1或2所述的电路，其特征在于所述至少M×m个选择单元中任意个选择单元是由多个多路复用器MUX组合而成的。

4.如权利要求1所述的电路，其特征在于所述至少N×n个存储单元中任意个存储单元是随机读写存储器RAM。

5.如权利要求1所述的电路，其特征在于所述至少M×m个交换控制单元中任意个交换控制单元是交换控制寄存器。

6.如权利要求1所述的电路，其特征在于所述至少M个装配单元中任意个装配单元是多路复用器MUX。

7.一种非对称输入输出端口的上行交换电路的交换方法，用于在N个输入端口和M个输出端口之间进行交换，N和M都是整数且0＜N＜M，每一条输入链路包括n个时隙，每一条输出链路包括m个时隙，n和m都是大于0的整数，该上行交换电路包括至少N×n个存储单元、至少M×m个选择单元、至少M×m个交换控制单元和至少M个装配单元，N个输入链路中每一条链路与所述至少N×n个存储单元中至少n个存储单元的输入端相连，所述至少N×n个存储单元中每一个存储单元的输出端与所有的所述至少M×m个选择单元的输入端相连，所述至少M个装配单元中每一个装配单元的输入端与所述至少M×m个选择单元中至少m个选择单元的输出端相连，每一个装配单元的输出端与M个输出链路中的一条链路相连，该方法包括以下步骤：将N个输入链路中各个链路上各个时隙内的数据存储到对应的各个存储单元中；

当M个输出链路中第一输出链路输出时，选择单元根据交换控制单元提供的控制信号选择相应输入链路的相应时隙所在的存储单元读取时隙数据；

装配单元将选择单元读取的时隙数据按时隙顺序装配成第一输出链路。

8.如权利要求7所述的方法，其特征在于所述至少M×m个选择单元中任意个选择单元是单独的多路复用器MUX。

9.如权利要求7或8所述的方法，其特征在于所述至少M×m个选择单元中任意个选择单元是由多个多路复用器MUX组合而成的。