[发明专利]制造p－型Ⅲ族氮化物半导体的方法和制造其电极的方法

说明书

技术领域

本发明涉及选择性制造p-型III族氮化物半导体的方法，并且涉及制造p-型III族氮化物半导体的电极的方法。这些方法实现了优异的可靠性和可再现性。

背景技术

近年来，III族氮化物半导体不仅作为用于形成发光元件的材料，而且作为用于形成下一代功率器件的半导体而受到关注。这是因为III族氮化物半导体的击穿电场比硅的击穿电场大一个数量级。

为了实现耐高电压的功率器件，一般地，从耐电压和强电流操作的角度考虑，垂直结构比横向结构更有利。日本专利申请特许公开No.2004-260140公开了几种半导体器件，每种都具有垂直结构并采用III族氮化物半导体。图6是显示一种已公开的半导体器件的结构的截面图。通过在p⁺-InGaN层100中间提供的n^--GaN层101，将p⁺-InGaN层100分隔为左、右部分。实现这种结构需要用于选择性形成p-型III族氮化物半导体的技术。

日本专利申请特许公开No.2004-260140和日本应用物理学协会和相关协会第53届大会(会议论文24a-ZE-15和24a-ZE-16)公开了一种通过干蚀刻技术选择性制造p-型III族氮化物半导体的方法。

在日本专利申请特许公开No.2004-260140所公开的制造方法中，首先，SiO₂掩模形成于除已生长有p-型GaN的那部分之外的n-型GaN层上，并且干蚀刻该n-型GaN层直至蚀刻部分的深度达到了预定水平。然后，通过MOCVD在干蚀刻部分上选择性地生长p-型GaN层，接着去除SiO₂掩模。

在日本应用物理学协会和相关协会第53届大会(会议论文24a-ZE-15和24a-ZE-16)中公开的制造方法中，首先，通过MOCVD外延生长p-型GaN。第二，利用SiO₂掩模干蚀刻p-型GaN区域。第三，移除SiO₂掩模，接着在所述干蚀刻区域上生长n-型GaN。或者，不去除SiO₂掩模，而在所述干蚀刻区域上选择性地生长n-型GaN。

选择性地形成p-型III族氮化物半导体的其它技术包括采用离子注入的制造方法(例如，日本专利申请特许公开No.2005-183668)；以及在日本专利申请特许公开No.H11-224859以及Y.J.Yang，J.L.Yen，F.S.Yang，和C.Y.Lin：Jpn.J.Appl.Phys.39(2000)L390-L392中公开的方法。

在日本专利申请特许公开No.2005-183668公开的制造方法中，利用Mg离子束将Mg离子注入到III族氮化物半导体中，接着在氨-氢气体混合物的气氛中热处理，从而形成p-型III族氮化物半导体。

在日本专利申请特许公开No.H11-224859以及Y.J.Yang，J.L.Yen，F.S.Yang，和C.Y.Lin：Jpn.J.Appl.Phys.39(2000)L390-L392中公开的方法中，在III族氮化物半导体层上形成Mg膜，接着热处理，从而将Mg扩散到III族氮化物半导体层中。这些方法彼此不同之处在于前一方法中是通过在氮气氛中热处理来扩散Mg，而后一方法中是通过在真空中热处理来扩散Mg。

然而，在日本专利申请特许公开No.2004-260140或日本应用物理学协会和相关协会第53届大会(会议论文24a-ZE-15和24a-ZE-16)中公开的制造方法所造成的问题在于所述方法需要复杂的工艺；亦即，所述方法需要后续生长步骤或选择性生长步骤，从而造成高制造成本。此外，在n-型GaN再生长期间，p-型GaN通过传质而在生长表面上迁移，并且在蚀刻区域(即，后续生长n-型GaN的区域)上生长p-型GaN。

在日本专利申请特许公开No.2005-183668中公开的采用离子注入的制造方法造成问题(例如，对III族氮化物半导体层的损伤)，并因此至今仍没有确定为实用技术。同时，日本专利申请特许公开No.H11-224859或Y.J.Yang，J.L.Yen，F.S.Yang，和C.Y.Lin：Jpn.J.Appl.Phys.39(2000)L390-L392中公开的制造方法表现出差的可靠性和可再现性。日本专利申请特许公开No.2005-183668以及Y.J.Yang，J.L.Yen，F.S.Yang，和C.Y.Lin：Jpn.J.Appl.Phys.39(2000)L390-L392中公开的制造方法需要用于Mg活化的额外的热处理。