[发明专利]高压元件与高压元件的顶层的制造方法

说明书

技术领域

本发明涉及一种半导体元件及其构件的制造方法，且特别涉及一种高压元件以及高压元件的顶层的制造方法。

背景技术

随着集成电路的蓬勃发展，电子产品的种类繁多且日新月异，其中，在高电压的系统中便需要设计能够耐受高压的高压元件。以横向扩散金属氧化物半导体(LDMOS)元件为例，具有高击穿电压V_bd以及在操作时的低导通阻值(R_on)是十分重要的。

一般而言，目前在的LDMOS元件中，会设置有场平板以利用其遮蔽效应，降低电场的集聚。另外，在阱区中也会设置有相反导电型的顶层，以提高LDMOS元件在关闭状态(Off state)下的击穿电压(Breakdown Voltage)。这种具有顶层的高压元件在关闭状态下，其击穿电压可高达564伏特。

然而，由于顶层的导电型与阱区相反，连带地会使得元件中的沟道阻值升高，降低了元件的操作速度。再者，此种具有已知的顶层的高压元件，在开启状态(On state)下，无法维持足够的击穿电压，而大大削弱了元件的应用。请参考图3，图3是依照已知一种高压元件于栅极电压为15伏特时，内部电压与总电流的关系图。由图中可知，当内部电压超过280伏特的时候，就产生了十分明显的电击穿现象，电流一路上升。也就是说，此种高压元件在开启状态时，击穿电压仅为280伏特，无法达到元件的需求。

发明内容

本发明提供一种高压元件，可以在关闭状态与开启状态皆维持一定的高击穿电压。

本发明提供一种高压元件的顶层的制造方法，利用注入区域大小不同的两次离子注入工艺，形成一层顶层，此顶层的不同部分具有不同的厚度，而能够增进高压元件的击穿电压。

本发明提出一种高压元件，包括第一导电型的基底、栅极、第二导电型的阱区、第二导电型的源极区与漏极区、多个导电层以及第一导电型的顶层。栅极设置于基底上，第二导电型的阱区设置于栅极一侧的基底中，第二导电型源极区则设置于栅极另一侧的基底中。第二导电型的漏极区设置于阱区中。多个导电层设置于栅极与漏极区之间的基底上。第一导电型的顶层设置于阱区的基底中，其中，接近栅极的这部分顶层的厚度大于远离栅极的这部分顶层的厚度。

在本发明的一实施例中，上述的高压元件，其中顶层包括接近栅极的第一部分与远离栅极的第二部分，且第一部分厚于第二部分。

在本发明的一实施例中，上述的高压元件，其中顶层上方的其中一导电层，覆盖住第一部分与第二部分之间的交界处。

在本发明的一实施例中，上述的高压元件，其中顶层远离栅极的末端，位于导电层下方。

在本发明的一实施例中，上述的高压元件，其中第一部分的横向尺寸约占顶层横向尺寸的25％～50％。

在本发明的一实施例中，上述的高压元件，其中这些导电层是作为场平板之用。

在本发明的一实施例中，上述的高压元件，其中阱区延伸至栅极下方的基底中。

在本发明的一实施例中，上述的高压元件，其中第一导电型为P型。

在本发明的一实施例中，上述的高压元件，其中第二导电型为N型。

本发明提出一种高压元件的顶层的制造方法，适用于第一导电型的基底，基底上已形成有至少栅极与多个导电层，栅极一侧的基底中形成有第二导电型的阱区，且这些导电层位于阱区的基底上，此方法例如是先进行第一离子注入工艺，在预定区域注入第一导电型离子，预定区域位于阱区的基底中且接近栅极，预定区域包括接近栅极的第一区域。接着进行第二离子注入工艺，在第一区域的基底中注入第一导电型离子。

在本发明的一实施例中，上述的高压元件的顶层的制造方法，其中预定区域上方的其中一导电层，覆盖住第一区域远离栅极的末端。

在本发明的一实施例中，上述的高压元件的顶层的制造方法，其中预定区域远离栅极的末端，位于导电层下方。

在本发明的一实施例中，上述的高压元件的顶层的制造方法，其中第一区域的横向尺寸约为预定区域的横向尺寸的25％～50％。

在本发明的一实施例中，上述的高压元件的顶层的制造方法，其中第二离子注入工艺与第一离子注入工艺的注入剂量约略相同。

在本发明的一实施例中，上述的高压元件的顶层的制造方法，其中第二离子注入工艺与第一离子注入工艺的注入能量约略相同。

在本发明的一实施例中，上述的高压元件的顶层的制造方法，其中栅极与这些导电层是于同一步骤中所形成的。