[发明专利]延迟级、环形振荡器、PLL电路和方法

权利要求书

1.一种用于半导体器件的延迟级，包括：

至少一个延迟分支，

至少一个可控开关装置，用于将预定义数量的所述至少一个延迟分支连接到电源电压。

2.如权利要求1所述的延迟级，其中提供至少两个不同的延迟分支，并且所述至少一个可控开关装置被设计成将预定义数量的延迟分支彼此并联连接，以便根据并联连接的延迟分支的数量来提供不同的频率范围。

3.如权利要求2所述的延迟级，还包括至少一个输出端，用于提供具有由所述可控开关装置所设定的输出频率的相应输出信号。

4.如权利要求2所述的延迟级，其中所述开关装置包括可控开关，用于将延迟分支彼此并联连接。

5.如权利要求1所述的延迟级，其中所述开关装置包括可控开关，用于将所述至少一个延迟分支连接到电源电压。

6.如权利要求1所述的延迟级，还包括接收至少一个控制信号的至少一个控制端，其中所述至少一个控制端被连接到所述可控开关装置的相应控制端。

7.如权利要求1所述的延迟级，还包括接收输入信号的输入端。

8.如权利要求1所述的延迟级，还包括接收第一电源电位的第一电源端和接收第二电源电位的第二电源端，其中所述第二电源电位低于所述第一电源电位，并且其中所述电源电压是从所述第一和第二电源电位得到的。

9.如权利要求8所述的延迟级，其中所述第一电源电位是正电源电位，以及所述第二电源电位是负电源电位。

10.如权利要求1所述的延迟级，其中在至少一个延迟分支内，该延迟分支通过第一可控开关可连接到第一电源端，并且该延迟分支通过第二可控开关进一步可连接到第二电源端，其中当所述第一和第二可控开关被切断时，该延迟分支从所述电源电压断开，并且当所述第一和第二可控开关被接通时，该延迟分支被连接到所述电源电压。

11.如权利要求10所述的延迟级，其中所述第一和第二可控开关是半导体开关。

12.如权利要求10所述的延迟级，其中所述第一和第二可控开关是基于CMOS的晶体管。

13.如权利要求10所述的延迟级，其中所述第一和第二可控开关是数字开关，所述数字开关被设计成通过向它们的控制端施加数字信号来数字地连接或断开相应的延迟分支。

14.如权利要求1所述的延迟级，其中每一个延迟分支包括至少一个反相器。

15.如权利要求14所述的延迟级，其中所述反相器被连接到接收输入信号的输入端，其中所述反相器通过所述开关装置被连接到所述电源电压，并且其中所述反相器被连接到提供输出信号的输出端。

16.如权利要求14所述的延迟级，其中所有的反相器被连接到公共输入端和公共输出端。

17.如权利要求14所述的延迟级，其中每一个反相器包括低输出阻抗，并且其中每一个反相器被设计成加载和卸载可连接到延迟级的输出端的下游的另一延迟级的电容负载。

18.如权利要求1所述的延迟级，其中所述延迟级是差分延迟级，其由差分电路组成。

19.如权利要求18所述的延迟级，其中所述差分延迟级包括接收互补输入信号的两个互补输入端和提供互补输出信号的两个互补输出端。

20.如权利要求18所述的延迟级，其中所述差分延迟级包括至少一对互补延迟分支，每对互补延迟分支都包括第一和第二分支，其中在一对互补延迟分支内的第一和第二分支中的每一个都包括反相器。

21.如权利要求18所述的延迟级，其中提供正反馈电路，所述正反馈电路被布置在所述至少一对互补延迟分支的第一和第二分支之间，并且为第一和第二分支中的每一个提供正反馈信号以支持振荡。

22.如权利要求21所述的延迟级，其中所述正反馈电路包括两个晶体管，所述两个晶体管关于它们的控制端和输出端彼此交叉耦合。