[发明专利]使用厚顶部电极在金属箔上制造薄膜电容器的方法

说明书

技术领域

本发明涉及薄膜电容器，更具体涉及在金属箔上形成的薄膜电容器，所述电容器插入到印刷线路板(PWB)中并提供电容，用于退耦和控制安装在印刷线路板上的集成电路管芯的电压。

发明背景

包括集成电路(IC)的半导体器件在日益提高的频率、数据速率和日益降低的电压下工作。这意味着电源和地线(回线)中的噪声和提供足够的电流以适应更快电路切换的必要性需要配电系统中的阻抗较低。为了降低噪声和稳定输入到IC的电源，通过使用额外的并联的表面安装技术(SMT)电容器来降低常规电路的阻抗。使用较高的工作频率，即较高的IC切换速度，需要对IC的电压响应更快。使用较低的工作电压需要电压变化(波动)和噪声必须较低。

例如，随着微处理器IC切换和开始工作，需要电源来支持切换电路。如果电压供给的响应太慢，微处理器将经历电压下降或功率下降，这些下降将超出允许的电压波动和噪声容限，IC将触发错误的门电路(flase gate)。另外，随着IC功率上升，慢响应时间将导致功率过冲。功率下降和过冲必须控制在允许的限度内，通过使用足够接近IC的电容器来实现，这些电容器在合适的响应时间内提供或吸收功率。

印刷线路板(PWB)的常规设计通常将用于退耦和缓冲电源下降或过冲的电容器放置在尽可能接近IC的位置，以提高电容器性能。在这些设计中，电容器表面安装在PWB上，大量电容器需要复杂的电路路径，结果导致感应。随着频率增加和工作电压持续下降，功率增加，并且必须在感应程度降低的情况下提供较高的电容。一种解决方法是在安装有IC的PWB封装中使用高电容密度的薄膜陶瓷电容器。直接位于IC之下的单层陶瓷电容器将感应降低到最小，高电容密度能提供满足IC需要的电容。这种位于PWB中的高电容密度电容器能够在明显更快的响应时间和较低的感应下提供电流。

在实现高电容密度电容器的过程中，需要考虑几点。一点是选择薄膜电容器电介质。厚度小于1微米(μm)的薄膜电容器电介质是已知的。

另一点考虑是选择具有高电容率或介电常数[“Dk”]的电容器电介质。具有高介电常数的薄膜电容器电介质是众所周知的，特别是在铁电性陶瓷中。具有高介电常数的铁电性材料包括通式为ABO₃的钙钛矿，其中A位点和B位点可以被一种或多种不同的金属占据。例如，高介电常数通过以下物质实现：晶体钛酸钡(BT)、钛酸锆酸铅(PZT)、钛酸锆酸镧铅(PLZT)、铌酸镁铅(PMN)和钛酸锶钡(BST)，这些材料常用于表面安装构成器件中。特别优选使用基于钛酸钡的组合物，不仅因为该材料具有高介电常数，而且因为其不含铅。

通过例如溅射、激光烧蚀、化学气相沉积和化学溶液沉积在基材上沉积薄膜，根据沉积条件得到无定形或部分结晶的薄膜。无定形组合物具有低Dk(大约20)，必须在高温下退火以引起结晶，得到所需的高Dk相。在基底金属箔(例如铜或镍)上形成的钛酸钡薄膜的高温退火需要低氧分压，以避免金属的氧化。

只有在粒度超过大约0.1微米时才能在基于钛酸钡的电介质中得到高Dk相，这就意味着需要在高达900℃或者900℃以上的温度下退火，以得到合适的粒度。Borland等的美国专利第7029971号在研究开发具有大于0.5微法拉/厘米²(μF/cm²)电容密度的电容器中，考虑了这些电介质组合物和退火温度。

在实现高电容密度电容器中的另一个考虑是形成电容器的顶部电极的方式。通常，在电介质在高温下退火之后，通过溅射或其它类似的技术在电介质上沉积电极能够得到小于0.1微米的薄电极。但是，制造薄电极通常需要非常长的溅射时间，因此耗时又花费成本。并且，使电介质暴露于电镀溶液，会导致电介质可靠性下降。需要更经济的方法形成电容器的顶部电极。因此，要解决的问题是制造可用的高电容密度电容器，该电容器形成在箔上，具有1-30微米的顶部电极，也就是厚顶部电极。这点考虑在Borland等的美国专利第7029971号中没有提议，暗示，也不是可预见的结果。

发明内容