[实用新型]数字电视课程实验系统

权利要求书

1.一种数字电视课程实验系统，其特征在于实验系统包括DVD信号源、视音频AD/DA模块、视音频信源编码模块、视音频解码模块、数字电视监视器、视频摄像头；

视音频信源编码模块由编码模块的主芯片、外围芯片构成，外围芯片包括可编程主程序存储器(MBM29LV800)、两片视频数据缓冲器(SDRAMHV57V643220DTP-6)，用作编码模块的主芯片处理视频数据的缓冲器，其中音频A/D接口电路(PCM1800)的音频数据直接与主芯片的音频数据接口相连，编码模块主芯片的视频数据端口接收视频A/D芯片(SAA7114)的标准视频输出数据；音频A/D接口电路(PCM1800)和视频A/D芯片(SAA7114)都与晶振(HO-12B)相连，二者的量化时钟均由其提供；两片视频数据缓冲器(SDRAMHV57V643220DTP-6)用作编码模块的主芯片处理视频数据的缓冲器，也与编码模块的主芯片(MB86391A)相连；晶振(HO-12B)也与编码模块的主芯片(MB86391A)相连，为其编码提供时钟；此外，编码模块的主芯片还提供外部串行控制接口，并通过芯片(EPM7128)接口，其作用是时序调整和数据缓冲，地缓冲与单片机(89lv52)进行编码参数的设置与调整，该编码模块的主芯片对输入的视音频数据经过单片机初始化期间设定的压缩编码方式进行编码，然后再将编码后的数据传给与其相连的2块整流芯片(74HC245D8E380)进行整流，进而将信号送给3块TS流数据发生器(AM26LV31C)芯片形成标准TS流通过专用码流输出端口送出系统流；

视音频解码模块包括数模转换的主芯片、数据接收器、缓冲芯片；数据接收器负责接收和缓冲处理TS流，数据接收器采用三块TS流数据接收器(AM26LV32C)接收芯片与完成TS流的解复用及视音频信号的数模转换的主芯片相连；同时负责码流缓冲的缓冲芯片(HY57V641620HG)也与数模转换的主芯片相连；处理后的信号送到输出接口，此接口通过解码板后面的传输线将信号送给数字电视监视器进行显示，同时晶振也与数模转换的主芯片相连，为其提供视音频的D/A转换提供时钟。

2.根据权利要求1所述的数字电视课程实验系统，其特征在于编码模块的主芯片采用富士通公司的MB86391A芯片。

3.根据权利要求1所述的数字电视课程实验系统，其特征在于该系统流经过数据缓冲处理单元的处理形成标准的TS传输流，送入并行DVB接口，该接口分两路输出，一路直接送至MPEG解码电路模块进行解码，得到还原的视频、音频模拟输出信号；另一路可供码流分析仪分析相应的编码参数；其中的码流分析测试模块对应的测试点有：码流数据高位测试点，码流时钟信号测试点，码流有效信号测试点，码流同步信号测试点，码流字错误指示测试点，视频采样时钟测试点，视频行同步脉冲测试点，视频场同步脉冲测试点，音频左右声道时钟测试点，音频编码时钟测试点，音频系统时钟测试点。

4.根据权利要求1所述的数字电视课程实验系统，其特征在于数模转换的主芯片采用富士通MB86H20主芯片。