[发明专利]电压控制振荡电路

说明书

技术领域

本发明涉及应用于PLL(Phase Locked Loop)电路的，根据输入电压来控制振荡频率的电压控制振荡电路。

背景技术

在PLL电路中应用根据输入电压来控制振荡频率的电压控制振荡电路(例如，参照专利文献1)。

在以往的电压控制振荡电路中，例如有如图5所示那样构成的电压控制振荡电路。图5所示的电压控制振荡电路400由电压电流变换电路410和电流控制振荡电路420级联连接构成。电压电流变换电路410是生成与输入电压(输入电压Vin)对应的电流(输入电压变换电流)的电路。此外，电流控制振荡电路420是按照电压电流变换电路410生成的输入电压变换电流，振荡频率发生变化的电路。

电压电流变换电路410具有N沟道MOS晶体管411、P沟道MOS晶体管412和电阻413。

N沟道MOS晶体管411，输入电压Vin连接在栅极上，漏极连接在P沟道MOS晶体管412的栅极和漏极上。此外，N沟道MOS晶体管411的源极经电阻413接地。P沟道MOS晶体管412是构成输入电压变换电流源的晶体管，源极连接在电源VDD上。

电流控制振荡电路420具有多级的延迟单元。延迟单元的级数可以是2以上的奇数级，但是在以下的说明中，说明具有7级的延迟单元421～427的例子。另外，在图5的例子中，图示了2个延迟单元421和427，但是在421和427之间还设置有延迟单元422～426。即421是初级延迟单元，427是最终级延迟单元。延迟单元全部是相同的结构，所以以延迟单元421为代表进行说明。

延迟单元421如图5所示，具有P沟道MOS晶体管421a、P沟道MOS晶体管421b、N沟道MOS晶体管421c和电容器421d。

P沟道MOS晶体管421a构成电流源。P沟道MOS晶体管421a的源极连接在电源VDD上，漏极连接在P沟道MOS晶体管421b的源极上。此外，P沟道MOS晶体管421a的栅极与P沟道MOS晶体管412的栅极、漏极以及N沟道MOS晶体管411的漏极的连接点的电位连接。

P沟道MOS晶体管421b，漏极连接在N沟道MOS晶体管421c的漏极上，并且经电容器421d接地。N沟道MOS晶体管421c的源极接地。

构成各延迟单元的P沟道MOS晶体管421b和N沟道MOS晶体管421c的漏极连接在构成下一级延迟单元的P沟道MOS晶体管421b和N沟道MOS晶体管421c的栅极上。此外，构成最终级延迟单元的P沟道MOS晶体管421b和N沟道MOS晶体管421c的各漏极(称作输出端)连接在构成初级延迟单元的P沟道MOS晶体管421b和N沟道MOS晶体管421c的栅极上。

下面，说明电压控制振荡电路400的动作。

首先，N沟道MOS晶体管411被以源极跟随器的方式连接。N沟道MOS晶体管411和电阻413的连接点(连接点A)的电位在输入电压Vin大于Vth时，大致为(Vin-Vth)。Vth是晶体管的阈值电压。因此，在输入电压Vin发生变化时，按照该变化，连接点A的电位也发生变化，当电阻413的电阻值取为R413时，则在电阻413上流过的电流(输入电压变换电流值Io)由以下的表达式：

Io＝(Vin-Vth)/R413

决定。与上述电流相等的电流也流过N沟道MOS晶体管411、构成输入电压变换电流源的P沟道MOS晶体管412。因此，电压从输入电压Vin被移动Vth，与输入电压Vin成线性的电流流过输入电压变换电流源(P沟道MOS晶体管412)。

而决定输入电压变换电流源(P沟道MOS晶体管412)的电流的P沟道MOS晶体管412的栅极、漏极和N沟道MOS晶体管411的漏极的连接点的电位，决定电流控制振荡电路420内的各延迟单元内的电流源(P沟道MOS晶体管421a)的电流值。因此，这些电流源的电流值相等。

接着说明延迟单元的动作。施加在延迟单元内的P沟道MOS晶体管421b和N沟道MOS晶体管421c的栅极上的电压为低电平时，P沟道MOS晶体管421b上流过电流，N沟道MOS晶体管421c上不流过电流。这时，P沟道MOS晶体管421b上流过的电流值由延迟单元内的电流源(P沟道MOS晶体管421a)决定，成为输入电压变换电流值Io。由该电流，电荷充电到电容器421d，P沟道MOS晶体管421b和N沟道MOS晶体管421c的连接点的电位上升。