[发明专利]用于MOSFET栅极电极接合衬垫的结构和方法

说明书

技术领域

这里的实施例通常地涉及微电子器件及其制造方法，以及更具体而言，涉及用于提高微电子晶体管的性能及其制造方法的技术。

背景技术

场效应晶体管(FET)，也称为金属氧化物半导体场效应晶体管(MOSFET)或互补金属氧化物半导体(CMOS)晶体管，通常在集成电路器件中被利用，该集成电路器件包括消费和工业应用中广泛使用的逻辑、存储器以及微处理器器件。通常，在高密度同步随机存储器(SRAM)器件以及其他栅距处(at-pitch)和随机逻辑电路中，互连接触与栅极电极之间的接触面积余量小。因此，仍需要新技术用于提高微电子晶体管和制造方法的性能和可制造性。

发明内容

鉴于上述原因，本发明的实施例提供了一种集成电路(IC)，其包括：衬底；在所述衬底之上的第一栅极电极；在所述衬底之上的第二栅极电极；以及接合衬垫，其包括一对凸缘(flanged)端部覆盖所述第二栅极电极，其中所述第二栅极电极的结构与所述接合衬垫的结构是不连续的。所述IC还包括：在所述衬底之上的掩埋氧化物(BOX)层；在所述BOX层之上的绝缘体上硅(SOI)层；以及在所述BOX层之上的浅沟槽隔离(STI)区域，其中所述第一栅极电极在所述SOI层上，以及其中所述第二栅极电极在所述STI区域上。

优选地，所述接合衬垫的宽度大于所述第二栅极电极的宽度。此外，在一个实施例中，所述IC包括：在所述第一栅极电极的相对的侧上的外延生长区域；邻近并在所述第一栅极电极的相对的侧上的侧壁间隔物；在所述SOI层与所述第一栅极电极之间的栅极介质层；在所述第一栅极电极和所述外延生长区域上的自对准硅化物区域；被连接到所述自对准硅化物区域的互连接触；在所述第一栅极电极、所述侧壁间隔物、所述自对准硅化物区域、以及所述STI区域之上的介质衬里；以及在所述介质衬里之上的层间介质层。

此外，在另一实施例中，所述IC包括：凸起的源极和漏极区域，在所述第一栅极电极的相对的侧上；侧壁间隔物，邻近并在所述第一栅极电极的相对的侧上；栅极介质层，在所述SOI层与所述第一栅极电极之间；自对准硅化物区域，在所述第一栅极电极和所述凸起的源极和漏极区域上；互连接触，被连接到所述自对准硅化物区域；介质衬里，在所述第一栅极电极、所述侧壁间隔物、所述自对准硅化物区域以及所述STI区域之上；以及层间介质层，在所述介质衬里之上。

此外，在另一个实施例中，所述IC包括：栅极介质层，在所述STI区域与所述第二栅极电极之间；侧壁间隔物，邻近并在所述第二栅极电极的相对的侧上，其中所述侧壁间隔物接触所述接合衬垫；自对准硅化物区域，在所述接合衬垫上；互连接触，被连接到所述自对准硅化物区域；介质衬里，在所述侧壁间隔物、所述自对准硅化物区域、以及所述STI区域之上；以及层间介质层，在所述介质衬里之上。优选地，所述接合衬垫包括外延生长材料。此外，优选地，所述接合衬垫的上表面高于所述第一栅极电极的上表面。

这里的另一实施例提供了一种微电子器件，包括：衬底；第一栅极电极，在所述衬底之上；第二栅极电极，在所述衬底之上；以及接合衬垫，包括一对凸缘端部，覆盖所述第二栅极电极，其中所述第二栅极电极的结构与所述接合衬垫的结构是不连续的，其中所述接合衬垫的宽度大于所述第二栅极电极的宽度，以及其中所述接合衬垫的上表面高于所述第一栅极电极的上表面。所述微电子器件还包括：BOX层，在所述衬底之上；SOI层，在所述BOX层之上；以及STI区域，在所述BOX层之上，其中所述第一栅极电极在所述SOI层上，以及其中所述第二栅极电极在所述STI区域上。

在一个实施例中，所述微电子器件包括：外延生长区域，在所述第一栅极电极的相对的侧上；侧壁间隔物，邻近并在所述第一栅极电极的相对的侧上；栅极介质层，在所述SOI层与所述第一栅极电极之间；自对准硅化物区域，在所述第一栅极电极和所述外延生长区域上；互连接触，被连接到所述自对准硅化物区域；介质衬里，在所述第一栅极电极、所述侧壁间隔物、所述自对准硅化物区域、以及所述STI区域之上；以及层间介质层，在所述介质衬里之上。