[发明专利]用于半导体电路小片的三维封装的可堆叠封装

权利要求书

1.一种无引线三维可堆叠半导体封装的衬底条带组件，所述衬底条带组件包括：

一个或一个以上区域，上面用以安装集成电路电路小片，所述一个或一个以上安 装区域中的每一者具有：

无引线外部部分，所述无引线外部部分包含多个区段，所述区段彼此电隔离且 具有扁平导线结合区域以及基本上垂直于所述扁平导线结合区域的侧壁区域，所 述侧壁区域以同心方式定位于所述外部部分的最外周边上，所述侧壁区域包含位 于所述侧壁区域下侧上的间隙；以及

内部部分，其以同心方式定位于所述外部部分内且与所述外部部分电隔离，所 述内部部分比所述外部部分的所述侧壁区域薄，且经配置以充当用于所述集成电 路电路小片的附接区域，所述内部部分与所述集成电路电路小片的组合厚度小于 所述侧壁区域的高度。

2.根据权利要求1所述的衬底条带组件，其中所述一个或一个以上区域以矩阵模式布 置。

3.根据权利要求1所述的衬底条带组件，其中所述外部部分和所述内部部分每一者由 铜组成。

4.根据权利要求3所述的衬底条带组件，其中所述铜的至少若干部分以锡镀敷。

5.根据权利要求3所述的衬底条带组件，其中所述铜的至少若干部分以锡合金镀敷。

6.根据权利要求3所述的衬底条带组件，其中所述铜的至少若干部分以镍-金合金镀 敷。

7.一种无引线三维可堆叠半导体封装，其包括：

无引线外部部分，其包含多个区段，所述区段彼此电隔离且具有扁平导线结合区 域以及基本上垂直于所述扁平导线结合区域的侧壁区域，所述侧壁区域以同心方式 定位于所述外部部分的最外周边上，所述侧壁区域包含位于所述侧壁区域下侧上的 间隙；

内部部分，其以同心方式定位于所述外部部分内且与所述外部部分电隔离，所述 内部部分比所述外部部分的所述侧壁区域薄，且经配置以充当用于集成电路电路小 片的附接区域，所述内部部分与所述集成电路电路小片的组合厚度小于所述侧壁区 域的高度；以及

囊封剂，其大体上形成于所述无引线外部部分和所述内部部分两者上，同时使所 述侧壁的最上部分和最下部分保持暴露。

8.根据权利要求7所述的无引线三维可堆叠半导体封装，其中所述侧壁的所述暴露部 分以导电且非氧化材料镀敷。

9.一种封装半导体装置的方法，所述方法包括：

将电组件安装到内部部分电路小片焊垫，所述电路小片焊垫是第一无引线三维可 堆叠半导体封装的衬底条带组件的一部分；

将多个结合导线从所述电组件上的多个结合焊垫紧固到所述衬底条带组件的无 引线外部部分上包含的多个导线结合焊垫中的对应导线结合焊垫，其中所述无引线 外部部分包含多个区段，所述区段彼此电隔离且具有基本上垂直于所述导线结合焊 垫的侧壁区域，所述侧壁区域以同心方式定位于所述外部部分的最外周边上，所述 侧壁区域包含位于所述侧壁区域下侧上的间隙；

将所述多个导线结合焊垫中每一者的所述侧壁的高度选择为大于所述电组件与 所述内部部分电路小片焊垫的组合高度；以及

以囊封材料覆盖所述电组件、结合导线以及所述电路小片焊垫的任何暴露部分直 到所述无引线外部部分上的所述侧壁的最上部分。

10.根据权利要求9所述的方法，其进一步包括以导电且非氧化材料镀敷所述侧壁的所 述最上部分的任何暴露区域。

11.根据权利要求10所述的方法，其中将所述导电且非氧化材料选择为锡。

12.根据权利要求10所述的方法，其中将所述导电且非氧化材料选择为锡合金。

13.根据权利要求10所述的方法，其中将所述导电且非氧化材料选择为镍-金合金。

14.根据权利要求9所述的方法，其进一步包括以导电且非氧化材料镀敷所述电路小片 焊垫的最下部分的任何暴露区域。