[发明专利]利用单指令在多种模式中执行AES加密或解密

说明书

背景技术

所要求保护的发明的具体实现通常会涉及到处理器，尤其是涉及用于使处理器执行高级加密标准(AES)加密或解密的指令。

AES是由美国国家标准与技术研究院(NIST)制定的高级加密标准，并在FIPS Publication 197中进行定义。AES可以具有可变的密钥尺寸。其中3种可接受的密钥尺寸为：128比特、192比特以及256比特。AES加密使用128比特的明文输入和一密钥，然后产生128比特的密文(例如，已被用AES加密过的明文)输出。类似地，AES解密执行反向的操作，其使用128比特的密文和一密钥，产生128比特的明文。

AES可以用于多种操作模式。一种较常见的模式是所谓的密码块链接(CBC)模式。一种稍微不常见的模式是所谓的电子密码本(ECB)模式。其它的模式也是可以的，例如新兴的所谓的计数器模式(CTR)，它在概念上类似于ECB模式。

在计算系统中，期望有一个或多个针对专用于AES加密和/或解密的处理器的指令。

附图说明

附图被并入且构成本说明书的一部分，其说明了与本发明的原理相一致的一个或多个具体实现，并与说明书一起解释了这些具体实现。这些附图不必是按比例确定的，而是重点在于解释本发明的原理。这些附图中：

图1说明了根据某些具体实现的示例计算机系统；

图2说明了根据某些具体实现的处理器的寄存器文件；

图3概念性地说明了用于ECB模式的AES加密指令；

图4说明了在ECB模式中使用AES加密指令的示例代码；

图5概念性地说明了用于CBC模式的AES加密指令；

图6概念性地说明了用于CBC模式的两个链接的AES加密指令；

图7说明了在CBC模式中使用AES加密指令的示例代码；

图8概念性地说明了用于CTR模式的AES加密指令；

图9说明了在CTR模式中使用AES加密指令的示例代码。

具体实施方式

以下详细说明参考了所附各图。不同附图中可以使用相同的参考数字来标识相同或相似的要素。在以下的描述中，为了解释而不是限定，阐述了许多特定细节，例如特殊的结构、架构、接口、技术等，以便提供对于所要求保护的发明的各个方面的透彻理解。然而，也可以在与这些特定细节不同的其它实例中实现所要求保护的本发明的各个方面，这对于受益于本公开内容的所属领域技术人员而言是显而易见的。在某些实例中，省略了对公知的设备、电路和方法的描述，以避免不必要的细节使本发明的说明书变得难以理解。

概述

本申请描述了在处理器中包括用于执行AES加密和/或解密的指令的方法、装置和系统的实施例。两个这样的指令是：

AESENCRYPT(arg1)xmmdestination，(arg2)xmmsource/memory

AESDECRYPT(arg1)xmmdestination，(arg2)xmmsource/memory

在加密情况下，xmmsource/memory提供要用的明文，而xmmdestination将是密文。在解密情况下，它们的角色颠倒，信源是密文而目标是明文。在某些具体实现中，如下文将进一步解释的，两个操作数都被用于加密或解密。这两种情况下，通过使用一个或多个128比特的隐式寄存器(implicitregister)(例如，以下将更详细描述的XMM0和XMM1)将加密密钥提供给AESENCRYPT和/或AESDECRYPT指令。

尽管以下许多描述都将集中于加密指令AESENCRYPT，但加密领域的技术人员应当理解，也可以以类似的方式替代和/或使用解密指令AESDECRYPT以用于进行解密。主要描述AESENCRYPT仅仅是为了说明的清楚和方便，并不表示这些指令中的一个比另一个更重要。

计算机系统

图1示出了根据本发明的一个实施例的示例计算机系统100。计算机系统100包括用于信息通信的互连101。该互连101可以包括一个多点总线、一个或多个点到点互连、或者这两者的任意组合、以及任何其它的通信硬件和/或软件。

图1示出了用于处理信息的处理器109，其与互连101耦合。处理器109代表任意类型架构(包括CISC或RISC类型架构)的中央处理单元。