[发明专利]与CMOS兼容的单层多晶硅非易失性存储器

说明书

技术领域

本发明涉及非易失性存储器(NVM)，并且更具体地，涉及完全与工业上标准的CMOS工艺兼容而增加极少成本或者不增加额外成本的NVM。

背景技术

NVM现在被广泛地用于各种应用，因为它可以储存信息而无需持续地施加电能，并且通过施加适当的电压，它可以被编程或者重新编程(擦除)。这样的存储器可以为诸如处理器的逻辑器件提供基本的操作系统或微码。CMOS器件中的一种NVM——嵌入式NVM允许生产商所生产的单个芯片针对各种应用被配置，和/或允许单个器件针对不同应用被用户配置。嵌入式NVM的编程通常是通过从外部源(例如计算机)下载代码来进行的。

然而，很多NVM工艺要求多层多晶硅，而很多常规的CMOS工艺仅要求单层多晶硅。为了将这种NVM嵌入到CMOS器件中，要求一些额外的处理步骤。这些额外的处理步骤导致增加的处理时间、较高的制造成本、增加的缺陷可能性，并且从而导致较低的产率。为了解决该问题，在一些电路设计中包括管芯(die)上的修复电路区来补偿降低的器件产率。但是这些修复电路耗费珍贵的管芯面积，进一步增加制造成本。

目前，已经提出了更易与标准的CMOS工艺流程兼容的“单层多晶硅”NVM器件。已经提出了几种不同的单层多晶硅存储器件。例如，关于单层多晶硅NVM的更多信息可以在美国专利No.5,990,512和No.6,747,308中找到。

NVM技术将显著地受益于以使用单个多晶硅层的优势制造的NVM单元。因为所述NVM单元可以与CMOS工艺兼容，具有显著优势的改进包括但不限于：成本降低、周期变短、缺陷减少以及在管芯的给定面积内包括更多存储单元的能力。单个多晶硅NVM通常用于嵌入式存储器领域，例如混合模式电路和微控制器中的嵌入式非易失性存储器领域。

然而，单层多晶硅NVM现在仍旧具有待改进的缺点。首先，现有的单层多晶硅NVM需要相对高的电压，例如需要高的耦合阱电压，来进行编程和擦除操作。由于至少两个原因，要求高的编程/擦除电压的这类单层多晶硅NVM单元是不期望的。首先，由于远高于所供应的电压Vcc的工作电压，给具有数十埃厚度的隧穿氧化物的可靠性提出了挑战。另外，较高的电压要求较高的隔离程度(例如场氧化物隔离)，这耗费额外的管芯面积。其次，使用电荷转移型电压来在芯片上产生这样的高电压可能是困难的，并且需要额外的高电压部件(component)和相关电路。在与NVM的操作相关联的技术中出现一些其他问题。一些单层多晶硅存储单元难以被可靠地编程、读取或擦除，而其他存储器单元则在相对少的编程周期数目后性能下降。

由于这些原因，存在对这样的NVM的需要，所述NVM与CMOS工艺兼容，使用较低的电压进行工作，并且在编程、读取或擦除操作中更可靠。

发明内容

本发明的一个方面教导了一种完全与工业上标准的CMOS工艺(例如半导体制造公司所提供的CMOS工艺)兼容的NVM。在一些情况下，所述NVM是在增加非常少的成本或者不增加额外成本的情况下提供的。与常规双层多晶硅浮栅的嵌入式闪存存储器相比，这在特征丰富的(feature-rich)半导体产品(例如片上系统(SoC)设计)中提供了显著的成本优势。此外，对于逻辑、I/O和模拟电路中的晶体管性能没有影响。因此，可以使用标准的设计库而无需任何修改。这大大地减少了技术开发周期和上市时间。

根据本发明的一个方面，提供了一种单层多晶硅非易失性存储器单元，所述非易失性存储器单元包括：具有编程端子的编程晶体管；具有感测端子的感测晶体管；以及具有擦除端子的擦除晶体管，其中，所述感测晶体管与所述编程晶体管和所述擦除晶体管共享浮栅。所述共享浮栅上的电势从所述编程端子、所述擦除端子和所述感测端子容性耦合。

根据本发明的一个实施方案，为了进一步降低擦除电压，所述擦除晶体管的栅极区分别比所述编程晶体管和所述感测晶体管的栅极区小得多。

在本发明中，所述编程晶体管、所述感测晶体管和所述擦除晶体管可以是PMOSFET，并且所述编程晶体管、所述感测晶体管和所述擦除晶体管中的每一个驻留在单独的NWELL中。此外，所述单层多晶硅非易失性存储器单元的所述编程晶体管、所述感测晶体管和所述擦除晶体管具有在范围的基本上相同的栅极氧化物厚度。根据本发明的所述非易失性存储器单元可以是以单层多晶硅构成的。