[发明专利]系统级封装

说明书

技术领域

本发明涉及一种系统级封装，尤其是涉及这样一种系统级封装，其中，将包括中央处理单元(CPU)的且共用于多种类型产品的芯片与具有对于每种类型产品而各异的布线层的用以实现不同电路和规格的定制芯片合并在一个封装中。

背景技术

近来，为了用小的安装区域实现许多功能，在一个半导体器件中集成组成系统的最大可能数目的功能块。这种半导体器件中的其中一种是系统级芯片(SoC)，其中在单个半导体芯片上形成多个功能块。该SoC在一个半导体工艺中实现所有的功能块。然而，有一些种类的功能块不能通过该工艺实现或者不能通过该工艺有效制造半导体芯片。例如，如果芯片由于需要安装高容量存储器等而尺寸太大，则无故障零件的百分比会显著减小，因此导致制造半导体芯片失败。另外，当在SoC中实现以下两种功能时，即，多种产品类型共同使用的功能(其在下文中称为通用功能)和其规格对于每种产品类型不同的功能(其在下文中称为专用功能)，则在任一情况下需要为每个产品类型设计并制造半导体芯片。因此，该SoC花费了很长的开发周期且需要很高开发成本。

作为解决这种问题的半导体器件结构，开发了系统级封装(SiP)。该SiP通过形成具有多个半导体芯片的系统并将半导体芯片集成到一个封装中来配置。利用SiP，例如，可以借助于最先进的优良工艺实现一个半导体芯片(其在下文中称为通用芯片)的通用功能以及可以借助于前一代工艺实现用于每个产品类型的不同于通用芯片的半导体芯片(在下文中称为专用芯片)的专用功能。还可以预先设计并制造通用芯片，然后根据使用者的规格设计并制造专用芯片，因而能够缩短开发周期并降低开发成本。另外，由于SiP允许连接不同芯片，所以与SoC相比，对芯片尺寸的限制会显著减小。另外，由于SiP允许形成具有任意芯片的系统，所以会尤其减少在生产成本和其它成本方面的限制。在其上安装多个半导体芯片的模块，而不考虑它们的功能，其有时被称为多芯片模块(MCM)。

在日本未审专利申请公开No.10-111864(现有技术1)和2000-223657(现有技术2)中公开了SiP的实例。在现有技术1和2中描述的半导体器件是SiP或MCM，其中较小尺寸的子芯片设置在最大尺寸的主芯片的顶面上。在这种半导体器件中，子芯片包括在它背面的球栅格阵列(BGA)类型的连接端子。另一方面，主芯片包括在对应子芯片连接端子的位置处的在它正面上的焊垫。子芯片安装在主芯片的顶面上，由此将它们集成到一个封装上。以这种层叠结构封装半导体芯片的半导体器件称为芯片堆叠(Chip on Chip，CoC)。

在日本国内再公开的PCT公开No.WO2002/57921(现有技术3)中公开了SiP的另一实例。现有技术3的半导体器件是在SoC开发期间的早期用于检测缺陷的MCM。在MCM中，在SoC中实现封装功能的多个半导体芯片安装在增层衬底上。具体地，在逻辑电路中使能可编程变化的现场可编程门阵列(FPGA)安装在增层衬底上。由此可以在早期实现每个产品类型的专用功能并检验是否存在缺陷。另外，为了在SoC中实现高速通信和高度精确的再生产功能，有必要在增层衬底(其在下文中称为模块衬底)上以高密度集成半导体芯片。为了实现高密度集成，例如，在现有技术3中用面向下安置集成具有BGA类型端子的芯片尺寸封装(CSP)中的半导体芯片，由此减少了相邻半导体芯片之间的间隔。

发明内容

然而，本发明人发现了关于现有技术的问题。具体地，在使用外部输入控制信号等执行在封装上安装芯片的操作设定的情况下，在上述现有技术1到3中需要在封装上设置输入控制信号的端子。因此，如果包含在控制信号中的信号数目增加，则封装上的端子数目因此增加，这会导致在封装上不能设置必要端子的问题。

本发明实施例的第一示范性方面是一种系统级封装，其包括第一芯片，对于多个产品类型通用安装；第二芯片，具有用于每个产品类型的不同规格，以及布线衬底，多个产品类型通用的、第一芯片和第二芯片被安装在其中，其中设定信号由第二芯片提供到第一芯片。

在根据本发明的示范性实施例的系统级封装中，第一芯片的设定信号由第二芯片提供。这样消除了在布线衬底上设置用于第一芯片的设定信号的输入端子。由此在根据本发明的示范性实施例的系统级封装中可以减少设置在布线衬底上的端子数目。

根据本发明的示范性实施例的系统级封装能够减少设置在布线衬底上的端子数目。

附图说明

结合附图，由某些示范性实施例的以下描述，上述的和其它示范性方面、优势和特征将变得更加明显，其中：