[发明专利]半导体存储装置

权利要求书

1.一种半导体存储装置，包括：

段输入/输出线；

第一局部输入/输出线和第二局部输入/输出线，分别对应于所述段输 入/输出线；

输入/输出开关，被配置为响应于第一开关控制信号将段输入/输出线 选择性地连接到所述第一局部输入/输出线；以及

假输入/输出开关，其连接到第二局部输入/输出线，但是不连接到所 述段输入/输出线。

2.如权利要求1所述的半导体存储装置，其中，所述段输入/输出线 和所述第一和第二局部输入/输出线均包括具有正线和负线的差分线。

3.如权利要求2所述的半导体存储装置，其中，所述输入/输出开关 包括：

第一MOS晶体管，其源极和漏极分别连接到所述段输入/输出线的正 线和所述第一局部输入/输出线的正线，其栅极被配置为接收所述第一开 关控制信号；以及

第二MOS晶体管，其源极和漏极分别连接到所述段输入/输出线的负 线和所述第一局部输入/输出线的负线，其栅极被配置为接收所述第一开 关控制信号。

4.如权利要求3所述的半导体存储装置，其中，所述假输入/输出开 关包括：

第三MOS晶体管，其栅极被配置为接收第二开关控制信号，其源极 连接到所述第二局部输入/输出线的正线；以及

第四MOS晶体管，其栅极被配置为接收所述第二开关控制信号，其 源极连接到所述第二局部输入/输出线的负线。

5.如权利要求4所述的半导体存储装置，其中，所述第三和第四 MOS晶体管的漏极连接到电源电压。

6.一种半导体存储装置，具有副字线驱动块和位线读出放大器块相 互交叉的多个区，所述半导体存储装置包括：

所述多个区中的第一区，包括第一输入/输出开关和第二输入/输出开 关，该第一输入/输出开关被配置为响应于第一开关控制信号选择性地连 接第一段输入/输出线和第一局部输入/输出线，该第二输入/输出开关被配 置为响应于第二开关控制信号选择性地连接所述第一段输入/输出线和第 二局部输入/输出线；以及

所述多个区中的第二区，包括第三输入/输出开关和第一假输入/输出 开关，该第三输入/输出开关被配置为响应于第一开关控制信号选择性地 连接第二段输入/输出线和所述第一局部输入/输出线，该第一假输入/输出 开关连接到所述第二局部输入/输出线但是不连接到所述第二段输入/输出 线。

7.如权利要求6所述的半导体存储装置，还包括所述多个区中的第 三区，该第三区包括第四输入/输出开关和第二假输入/输出开关，该第四 输入/输出开关被配置为响应于所述第二开关控制信号选择性地连接第三 段输入/输出线和所述第二局部输入/输出线，该第二假输入/输出开关连接 到所述第一局部输入/输出线但是不连接到所述第三段输入/输出线。

8.如权利要求7所述的半导体存储装置，其中，所述第一、第二和 第三段输入/输出线和所述第一和第二局部输入/输出线均包括具有正线和 负线的差分线。

9.如权利要求8所述的半导体存储装置，其中所述第一输入/输出开 关包括：

第一MOS晶体管，其源极和漏极分别连接到所述第一段输入/输出线 的正线和所述第一局部输入/输出线的正线，其栅极被配置为接收所述第 一开关控制信号；以及

第二MOS晶体管，其源极和漏极分别连接到所述第一段输入/输出线 的负线和所述第一局部输入/输出线的负线，其栅极被配置为接收所述第 一开关控制信号。