[发明专利]可编程门列阵中嵌入式可重构存储器无效
申请号: | 200810224990.1 | 申请日: | 2008-10-29 |
公开(公告)号: | CN101727961A | 公开(公告)日: | 2010-06-09 |
发明(设计)人: | 张会;陈陵都;于芳 | 申请(专利权)人: | 中国科学院半导体研究所 |
主分类号: | G11C7/10 | 分类号: | G11C7/10;G11C8/02;G11C8/00;G11C7/22 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 周国城 |
地址: | 100083 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 可编程 列阵 嵌入式 可重构 存储器 | ||
1.一种可编程门列阵中嵌入式可重构存储器,其特征在于,该存储 器包括存储单元阵列、A端口外围电路、B端口外围电路,以及A端口外 围电路与可编程门列阵芯片配置层之间的一个字线选择器和二个位线选 择器;该存储单元阵列是双端口存储单元阵列,具有A端口和B端口,A 端口外围电路通过字线选择器及位线选择器与双端口存储单元阵列的A 端口连接,B端口外围电路直接与双端口存储单元阵列的B端口连接。
2.根据权利要求1所述的可编程门列阵中嵌入式可重构存储器,其 特征在于,所述存储单元阵列由64×288个存储单元构成,每个存储单元 是6管双端口结构。
3.根据权利要求1所述的可编程门列阵中嵌入式可重构存储器,其 特征在于,所述A端口和B端口分别具有独立的控制信号和控制电路, 可独立进行读或写操作。
4.根据权利要求1所述的可编程门列阵中嵌入式可重构存储器,其 特征在于,所述A端口外围电路包括预充电电路及4-1多路选择器、灵敏 放大器、输出选择阵列、输入选择阵列、输出总线开关矩阵、输入总线开 关矩阵、输出缓冲器、输入缓冲器、行/列译码器和控制电路;其中,输入 缓冲器、输入总线开关矩阵、输入选择阵列与预充电电路及4-1多路选择 器依次连接,且该预充电电路及4-1多路选择器、灵敏放大器、输出选择 阵列、输出总线开关矩阵和输出缓冲器依次连接,行/列译码器和控制电路 同时连接于预充电电路及4-1多路选择器、灵敏放大器、输出选择阵列、 输入选择阵列、输出总线开关矩阵、输入总线开关矩阵、输出缓冲器和输 入缓冲器。
5.根据权利要求4所述的可编程门列阵中嵌入式可重构存储器,其 特征在于,所述输出选择阵列由六组二选一多路选择器阵列构成,每组选 择器阵列由一个地址信号控制;第一组36个二选一选择器用于从72位数 据中选出36位,第二组18个二选一选择器用于从上组输出的36位中选 出18位,第三组9个二选一选择器用于从上组输出的18位中选出9位, 第四组4个二选一选择器用于从上组输出的9位中的8位中选出4位,第 五组2个二选一选择器用于从上组输出的4位中选出2位,第六组1个二 选一选择器用于从上组输出的2位中选出1位。
6.根据权利要求4所述的可编程门列阵中嵌入式可重构存储器,其 特征在于,所述预充电电路及4-1多路选择器中的预充电电路,用于实现 一个时钟周期内先读后写的功能,读和写是在两个不同的时间窗口进行 的。
7.根据权利要求4所述的可编程门列阵中嵌入式可重构存储器,其 特征在于,所述B端口外围电路的结构与所述A端口外围电路的结构相 同。
8.根据权利要求1所述的可编程门列阵中嵌入式可重构存储器,其 特征在于,在可编程门列阵配置阶段对该可编程门列阵进行初始化,利用 信号modesel对字线选择器及位线选择器进行控制,当modesel为低电平 时,来自可编程门列阵芯片配置层的字线wl、位线bl和bln分别通过4-1 多路选择器进入A端口外围电路,从而将配置信号‘1’或‘0’通过A 端口写入该存储器中的存储单元,实现该存储器作为ROM来使用。
9.根据权利要求1所述的可编程门列阵中嵌入式可重构存储器,其 特征在于,该存储器分为3种工作模式:先读后写、先写后读和输出保持; 其中,先读后写,即每次写入数据之前,先将原来存储的数据读出并送到 输出总线上;先写后读,即新写入的数据同时立即出现在输出总线上;输 出保持,即在写操作过程中,输出总线不受影响,保持不变;先读后写是 默认模式,可用于流水线设计。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院半导体研究所,未经中国科学院半导体研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810224990.1/1.html,转载请声明来源钻瓜专利网。