[发明专利]ESD保护电路

说明书

技术领域

本发明涉及一种电路，其包括第一电源线、第二电源线、压敏 可控ESD保护装置以及至少一个额外引脚，优选地将该压敏可控 ESD保护装置配置为连接在第一电源线和第二电源线之间的晶体管。

背景技术

静电放电(ESD)保护电路是任何集成电路的重要部分，其保 护电路的其余部分免受ESD事件期间可能发生的高电压的损坏。保 护电路的任务是引导放电电流通过一条为了在这样的事件期间能处 理高电流电平而特别设计的路径。所得到的施加在两个引脚之间的电 压必须低于也连接到这些引脚的晶体管的击穿电压。

在大多数处理中，开发出特殊的ESD保护装置来用于这样的电 路中。这些装置的电流-电压特性中通常具有快回(snapback)特性。 一种常用的ESD保护装置T1是如图1A所示的栅极接地NMOS晶体 管。

在迫使电流I通过ESD保护装置T1的情况下，如图1B的电流 -电压特性所示，电压V将首先增大到触发电压V_TRIGGER并且随后在 装置进入到可以传导高电流的低欧姆区域时下降到V_HOLD。在产品正 常工作的情况下，ESD保护装置T1两端的电压不能超过保持电压 V_HOLD，从而只有在ESD事件期间才能进入到低欧姆高电流模式。连 接到引脚的所有装置的击穿电压必须总是高于ESD保护装置T1的触 发电压V_TRIGGER，因为该触发电压是ESD事件期间存在的电压。

通常针对ESD保护装置会常常结合两种策略：

一种策略是提供基于电源轨的保护电路(见图2)。这里所有的 引脚V_A、V_B都通过二极管D1、D2、D3、D4连接到电源线V_DD、 V_SS。继而在电源线V_DD、V_SS之间有一个中央ESD保护装置T1。在 ESD事件期间，当迫使电流I_E从一个引脚V_A流到另一个引脚V_B时， 电流I_E将从第一引脚V_A经二极管D3流到电源线V_DD、再经保护装 置T1和二极管D2流到第二引脚V_B。以这种方式受到保护而得到的 两个引脚V_A、V_B的所有组合间的保持电压现在等于ESD保护装置 T1的保持电压加上两个二极管的正向电压。

另一种策略是引脚特定保护(见图3)。在该电路中，引脚V_A不(仅仅)通过二极管而是(还)通过ESD保护装置T3连接到电源 线V_DD、V_SS。如果引脚V_A需要比基于电源轨的保护电路的电源线 V_DD、V_SS之间的ESD保护元件T1、T2的触发和保持电压低的引脚 特定触发和保持电压电平，则可以使用这种策略。

如图3所示，如果需要保持和触发电压比单个ESD保持装置T1 的保持和触发电压高，则可以使用这种ESD保护装置T1、T2的叠 加。可选地，可以使用有源箝位电路。其可由电压触发，或者也可以 是电容式的。

对于最经济的电路，所有元件的击穿电压要尽可能接近最大电 源电压(因为任何关于电压容量的开支都要靠硅的面积来承担)。为 了防止在ESD事件期间被破坏，击穿电压必须总是高于ESD保护电 路的触发电压(和保持电压)：V_SUPPLY，MAX＜V_HOLD＜V_TRIGGER＜BV_DS， 即所谓的设计余量。

这意味着最大电源电压与ESD保持电压之间的差应被保持为尽 可能低，并且电路元件的击穿电压与ESD保护电路的触发电压之间 的差应被保持为尽可能低，而且ESD保护电路的触发电压与保持电 压之间的差应被保持为尽可能低。