[发明专利]用于在半导体制作中监视通孔的方法及设备

权利要求书

1.一种用于半导体制作的过程监视的系统，其包含：

半导体芯片，其进一步包含：

多个阵列，其进一步包含：

多个二极管，每一所述二极管形成于所述芯片上，每一所述二极管连接到包含多个垂直互连件及金属触点的堆叠，所述堆叠及所述二极管串联连接以形成二极管堆叠组合；

多个控制机构，其用于寻址所述二极管，其中所述控制机构包含：

用于将相对高或低电压施加到所述阵列中的所述二极管堆叠组合的多个列的装置，其连接在所述二极管堆叠组合的第一端处；及

用于将相对高或低电压施加到所述阵列中的所述二极管堆叠组合的多个行的装置，其连接在所述二极管堆叠组合的第二端处。

2.根据权利要求1所述的系统，其中所述控制机构是反相器。

3.根据权利要求1所述的系统，其中所述二极管由进入到n-型阱中的第一p-型半导体沉积物构成，所述n-型阱被布置到p-型衬底中；

所述芯片进一步包含用于每一所述二极管的多个电连接件，所述芯片包含进入到所述p-型衬底中的第二p-型半导体的沉积物；且

所述阵列进一步包含多个p-n-p寄生晶体管，所述p-n-p寄生晶体管由所述电连接件、所述p-型衬底、所述n-型阱及所述第一p-型半导体沉积物构成。

4.根据权利要求3所述的系统，其中所述寄生晶体管与所述二极管共享物理位置，且所述寄生晶体管与所述二极管并联连接。

5.根据权利要求1所述的系统，其中多个p-型半导体区邻近每一所述二极管沉积，所述p-型半导体区连接到晶体管的在所述芯片的衬底中邻近所述二极管的端子。

6.根据权利要求5所述的系统，其中在所述阵列中邻近每一二极管的所述p-型半导体区连接在一起。

7.根据权利要求5所述的系统，其中所述p-型半导体区连接到第一电压，所述电压具有低于适用于二极管与堆叠组合的列的所述高电压的电位。

8.一种用于监视半导体制作过程的方法，其包含：

形成半导体芯片的晶片，每一芯片包含多个二极管，每一所述二极管可作为阵列的部分寻址，每一所述二极管对应于所述芯片的物理位置，且每一所述二极管串联连接到包含多个垂直互连件及金属触点的堆叠；

寻址每一所述二极管及所述阵列中的相关联的堆叠；

测量穿过所述阵列中的每一所述堆叠的电流。

9.根据权利要求8所述的方法，其进一步包含：

分析所述测量以确定所述测量是否满足功能性堆叠的规范。

10.根据权利要求9所述的方法，其中在测试过程期间在线进行所述测量的所述分析。

11.根据权利要求9所述的方法，其中所述测量的所述分析包含内四分位方法。

12.根据权利要求9所述的方法，其中所述测量的所述分析包含对照多个已知值比较电流测量。

13.根据权利要求9所述的方法，其中将所述多个二极管作为二维阵列寻址。

14.根据权利要求9所述的方法，其中使用列解码器及行解码器来寻址所述二极管。

15.根据权利要求14所述的方法，其中通过包含以下操作的步骤来寻址所述二极管：

将相对高电压施加到二极管的列，所述列包含所述堆叠及所述二极管，所述施加相对高电压施加到所述二极管与所述堆叠的组合的阴极端子侧；及

将相对低电压施加到二极管的行，所述行包含所述堆叠及所述二极管，所述施加相对低电压施加到所述二极管与所述堆叠的所述组合的阳极端子侧。

16.根据权利要求8所述的方法，其进一步包含并行地测试所述晶片上的多个所述半导体芯片的步骤。

17.根据权利要求8所述的方法，其进一步包含根据所述电流测量计算所述堆叠的电阻的步骤。

18.根据权利要求9所述的方法，其进一步包含记录不满足规范的测量、与所述不满足规范的测量相关联的所述堆叠的位置及测试参数信息的步骤。

19.根据权利要求9所述的方法，其进一步包含根据通孔未能满足所述规范的程度将所述分析的结果分类为数据集的步骤。

20.根据权利要求8所述的方法，其中所述晶片进一步包含与每一所述二极管并联连接的晶体管，所述晶体管经由晶体管射极串联连接到所述堆叠，所述晶体管经由晶体管基极连接到所述二极管的阴极。