[发明专利]Si衬底上的高空穴迁移率p沟道Ge晶体管结构有效
申请号: | 200880104492.1 | 申请日: | 2008-08-25 |
公开(公告)号: | CN101790790A | 公开(公告)日: | 2010-07-28 |
发明(设计)人: | M·K·胡代特;S·达塔;J·T·卡瓦列罗斯;P·G·托尔钦斯基 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H01L29/772 | 分类号: | H01L29/772;H01L29/78 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 蹇炜 |
地址: | 美国加*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | si 衬底 空穴 迁移率 沟道 ge 晶体管 结构 | ||
1.一种半导体器件,包括:
Si衬底;
在所述Si衬底上的缓冲层,所述缓冲层从下到上包括GaAs成核层、 第一GaAs缓冲层和第二GaAs缓冲层;
在所述缓冲层上的底部阻挡层,所述底部阻挡层的带隙大于1.1eV;
在所述底部阻挡层上的Ge有源沟道层,其中,所述底部阻挡层和所述 Ge有源沟道层之间的价带偏移大于0.3eV;以及
在所述Ge有源沟道层上的AlAs顶部阻挡层,其中,所述AlAs顶部阻 挡层的带隙大于1.1eV。
2.根据权利要求1所述的半导体器件,其中:
所述底部阻挡层为GaAs。
3.根据权利要求1所述的半导体器件,其中:
所述底部阻挡层为AlAs。
4.根据权利要求1所述的半导体器件,其中:
所述Si衬底具有朝着[110]方向的在2度至8度范围内的(100)斜切。
5.根据权利要求1所述的半导体器件,其中:
所述GaAs成核层的厚度在(埃)到的范围内,所述第一 GaAs缓冲层的厚度在0.2μm到1.0μm的范围内,并且所述第二GaAs缓冲 层的厚度在0.2μm到5.0μm的范围内。
6.根据权利要求1所述的半导体器件,还包括:
在所述第二GaAs缓冲层上的第一掺杂层,其中,所述底部阻挡层在所 述第一掺杂层上,其中,掺杂物为铍或碳。
7.根据权利要求1所述的半导体器件,还包括:
在所述AlAs顶部阻挡层上的第二掺杂层,其中,掺杂物为铍或碳。
8.一种制造半导体器件的方法,包括:
提供具有朝着[110]方向的(100)斜切的Si衬底;
在所述Si衬底上生长GaAs成核层;
在所述GaAs成核层上生长第一GaAs缓冲层,所述生长包括热循环退 火;
在所述第一GaAs缓冲层上生长第二GaAs缓冲层;
在所述第二GaAs缓冲层上生长底部阻挡层,其中,所述底部阻挡层的 带隙大于1.1eV;
在所述底部阻挡层上生长Ge有源沟道层,其中,所述底部阻挡层和所 述Ge有源沟道层之间的价带偏移大于0.3eV;
在所述Ge有源沟道层上生长AlAs顶部阻挡层,其中,所述AlAs顶部 阻挡层的带隙大于1.1eV;以及
在所述AlAs顶部阻挡层上生长GaAs接触层。
9.根据权利要求8所述的方法,其中:
所述底部阻挡层为GaAs或AlAs。
10.根据权利要求8所述的方法,还包括:
在所述第二GaAs缓冲层上生长第一掺杂层,其中,在所述第一掺杂层 上生长所述底部阻挡层,其中,掺杂物为铍或碳。
11.根据权利要求8所述的方法,还包括:
在所述AlAs顶部阻挡层上生长第二掺杂层,其中,在所述第二掺杂层 上生长所述GaAs接触层,其中,掺杂物为铍或碳。
12.根据权利要求8所述的方法,其中:
所述GaAs成核层的生长厚度在到的范围内,所述第一GaAs 缓冲层的生长厚度在0.2μm到1.0μm的范围内,并且所述第二GaAs缓冲 层的生长厚度在0.2μm到5.0μm的范围内。
13.根据权利要求8所述的方法,其中:
在300℃至500℃的范围内的温度下生长所述GaAs成核层,在400℃ 至600℃的范围内的温度下生长所述第一GaAs缓冲层,并且在500℃至650 ℃的范围内的温度下生长所述第二GaAs缓冲层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200880104492.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类