[发明专利]Si衬底上的高空穴迁移率p沟道Ge晶体管结构

说明书

技术领域

本公开内容描述了一种Si衬底上的高空穴迁移率p沟道Ge晶体管结 构。

背景技术

大多数现代电子器件(例如，计算机和蜂窝电话)可能包括半导体器 件。半导体器件可以被制造为分立器件(例如晶体管)和/或被制造为可以 包括单个半导体衬底上的许多互连器件的集成电路。半导体器件的性能可 以由例如掺杂物的杂质的受控添加来进行控制。在设计半导体器件和可能 包括半导体器件的电子器件时，设计考虑可以包括器件速度和功耗。

例如，硅(“Si”)可以用作衬底，锗(“Ge”)可以用于有源沟道层。 Si和Ge的不相等晶格常数可能要求在Si衬底和Ge有源沟道层之间包括一 个或多个过渡层或缓冲层。没有这些缓冲层，晶格失配可能导致可能使得 器件不能工作或可能使得器件过早发生故障的缺陷。为了解决晶格失配， 可以将Si和Ge的化合物，例如Si_1-xGe_x(x＝0.4-0.7)用于这些缓冲层。尽 管这些缓冲层可以解决晶格失配，但是他们不能提供完全的解决方案。由 于Si_1-xGe_x的带隙相对较低，所以Ge有源沟道层可能会遭受到有源沟道和 Si_1-xGe_x缓冲层之间的平行传导(parallel conduction)的影响。由于有源沟 道和Si_1-xGe_x缓冲层之间的平行传导，可能需要相对较大的栅极电压来关闭 器件。Si_1-xGe_x-Ge界面还可能提供可以导致载流子限制不足以及载流子迁 移率的相关减小的相对较低的价带偏移。结果，由Si衬底、Ge有源沟道层 和Si_1-xGe_x缓冲层构建的半导体器件可能比没有这些限制的半导体器件更慢 且可能消耗更大功率。

附图说明

从下面对与所要求保护主题一致的实施例的具体描述中，所要求保护 的主题的特征和优点将更加显而易见，其中应参照附图来考虑上述描述， 其中：

图1A和1B示出了与本公开内容一致的两个示例性实施例；

图2示出了多种半导体关于晶格参数的能带图；

图3示出了Si衬底上的单畴GaAs的示例性示意图；

图4示出了在Si上生长的0.8μm的GaAs层的示例性TEM图像；以 及

图5A和5B示出了两种示例性材料界面的能带偏移。

尽管下面的具体描述将参照示意性的实施例来进行，但是其许多替换、 变型和变化对于本领域技术人员来说是显而易见的。

具体实施方式

总体上，本公开内容描述了一种用于在硅(“Si”)衬底上实现高空穴迁 移率p沟道锗(“Ge”)晶体管结构的方法和装置。空穴迁移率可以影响器 件的开关速度。较高的空穴迁移率可以对应于较高的开关速度并且由此可 以提供较快的器件性能。相对于Si以及III-V族化合物半导体，Ge可以具 有更高的空穴迁移率。与Ge相比，Si可以是半导体制造中相对更常用的衬 底。Si可以相对更便宜并且可以获得相对较大直径(例如，300mm或更大) 的锭块和晶圆。可以容易地实现现有技术的65nm Si CMOS制造能力。另 外，高空穴迁移率p沟道Ge量子阱可以与n沟道量子阱集成在Si衬底上。 例如，砷化铟镓(InGaAs)、锑化铟(InSb)或砷化铟(InAs)可以用于n 沟道量子阱。集成的p沟道和n沟道器件对于超高速低功率CMOS逻辑应 用是有用的。

与本公开内容一致，所述装置可以包括能够桥接材料失配的一个或多 个缓冲层和/或阻挡层，其中所述材料失配可能存在于Ge有源器件沟道层 和Si衬底之间。例如，所述一个或多个缓冲层和/或阻挡层可以桥接可能存 在于Si衬底和Ge有源器件沟道层之间的晶格常数差异。所述一个或多个 缓冲层和/或阻挡层还可以在Ge有源器件沟道层之内提供空穴限制。所述 缓冲层和/或阻挡层材料还可以减少或消除Ge有源器件沟道层与缓冲层和/ 或阻挡层之间的平行传导。