[发明专利]一种钨栓塞的制备方法

说明书

技术领域

本发明属于半导体制造技术领域，具体涉及芯片后端工艺制造中的钨栓塞的制备方法。

背景技术

在半导体芯片制造中，芯片的互连层的制造属于后端工艺制造，互连层中其中包括用于连接不同金属层的钨栓塞。随着技术的进步，芯片的特征尺寸越来越小，同时也要求芯片的速度越来越快，互连层的RC延迟将直接影响芯片的速度，因此要求尽可能降低钨栓塞的电阻。

然而，同时由于特征尺寸的变小，钨栓塞的截面尺寸也变小，在CVD(Chemical Vapor Deposition，化学气相淀积)沉积钨时，容易在钨栓塞中形成空洞，空洞(Void)的存在进一步增大了钨栓塞的电阻，从而直接影响芯片的速度。

图1至图3所示为现有技术的钨栓塞制备过程示意图。第一步，提供如图1所示结构用来制备钨栓塞，其中，22为层间介质层，一般为SiO2，也可以为其它低k介质层；23为扩散阻挡层，它可以为Ti/TiN的复合层结构，用来防止金属钨向层间介质层22中扩散、并起粘附作用；21为通过层间介质层22形成的孔洞(Via)，其一般为圆柱形状，钨将填充于该孔洞中形成钨栓塞。第二步，在图1所示结构上沉积钨金属，形成如图2所示结构；由于钨在CVD沉积时，在孔洞21中的底部沉积速率较慢，而较容易在在孔洞顶部开口处的沉积速率较快，所以容易在孔洞21没完全被金属钨填满时，孔洞顶部开口就已经被封住，因此形成的钨栓塞24a中存在空洞(Void)25。第三步，通过CMP(化学机械研磨)技术去除多余的钨金属形成钨栓塞24。进一步可以在钨栓塞24形成金属线。

发明内容

本发明要解决的技术问题是，消除钨栓塞中形成的空洞。

为解决以上技术问题，本发明提供一种钨栓塞的制备方法，其包括以下步骤：

(1)提供在层间介质层中形成有孔洞结构的半导体衬底，沉积扩散阻挡层；

(2)在所述扩散阻挡层上沉积钨金属以填充孔洞；

(3)通过对包括第一空洞的钨金属进行回刻蚀，打开第一空洞；

(4)沉积钨金属填充所述孔洞及第一空洞；

(5)去除层间介质层之上的多余钨金属。

作为其中一具体实施方式，钨栓塞的制备方法包括以下步骤：

(1)提供在层间介质层中形成有孔洞结构的半导体衬底，沉积扩散阻挡层；

(2)在所述扩散阻挡层上沉积钨金属填充孔洞；

(3)通过对包括第一空洞的钨金属进行回刻蚀，打开第一空洞；

(4)沉积钨金属填充所述孔洞及第一空洞；

(3b)通过对包括步骤(4)中形成的第二空洞的钨金属进行回刻蚀，打开第二空洞；

(4b)沉积钨金属填充所述孔洞及第二空洞；

(5)去除层间介质层之上的多余钨金属。

根据本发明所提供的钨栓塞的制备方法，其中，所述步骤(3)中，钨金属回刻蚀至所述空洞平行于半导体衬底表面的截面面积为最大时，终止刻蚀。所述回刻蚀是通过等离子刻蚀方法进行的。所述步骤(5)中，通过化学机械研磨方法去除层间介质层之上的多余钨金属。所述扩散阻挡层是Ti和TiN的复合层结构。所述沉积钨的方法是化学气相淀积或者溅射。所述孔洞的深宽比值的范围为2～5。钨金属是指钨或者钨的合金。

本发明的技术效果是，该方法中的回刻蚀钨金属步骤，可以实现钨栓塞中无空洞或者大大缩小空洞，该方法制备的钨栓塞具有电阻低、可靠性高的特点。

附图说明

图1至图3是现有技术的钨栓塞制备过程示意图；

图4至图8是本发明提供的钨栓塞制备方法第一实施例示意图；

图9至图15是本发明提供的钨栓塞制备方法第二实施例示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。

图4至图8所示为本发明提供的钨栓塞制备方法第一实施例示意图。在该实施例中，只是示意性地给出了一个钨栓塞的制备方法，在具体芯片制造中，多个钨栓塞是同步进行完成的。以下结合图4至图8对本实施例钨栓塞制备方法进行详细说明。

步骤1，提供在层间介质层中形成有孔洞结构的半导体衬底，沉积扩散阻挡层。