[发明专利]具有顶部及底部侧电连接的晶片级集成电路封装

说明书

技术领域

此标的物通常涉及集成电路(IC)晶片处理。

背景技术

晶片级芯片尺寸级封装(WLCSP)技术经常用于便携式计算装置、移动手机、图像传感器等的高密度组件封装。WLCSP技术可包含封装、测试、及在将晶片单个化为个别IC芯片之前执行老化操作。在单个化期间，切割机沿划线锯割晶片以分离出个别IC芯片。在单个化IC芯片之后，可将所述IC芯片安装在印刷电路板(PCB)上。

典型的WLSCP IC芯片使用金属(例如，焊料)而非电线或引脚来安装到PCB上。通常，沿IC芯片的顶部或电路侧上的边缘设计并制造线接合垫。在大多数情况下，所述线接合垫具有小的几何形状且对于WLCSP大小的焊料球形成来说彼此也太靠近。再分布层(RDL)包含金属迹线，其与线接合垫接触且将信号重定位到IC芯片内较大底材面提供用于形成较大附加垫的所需位置。所述较大附加垫可用于放置较大直径的焊料球。可将焊料球沉积到新的位置处以促进到PCB或其它IC装置上的组装。

因为焊料球仅形成于晶片的顶部或电路侧上，因此由于在晶片的电连接到顶部侧的底部侧上缺少连接垫所致WLCSP不能用于装置堆叠应用。顶部或有源电路侧上I/O垫的存在可由于I/O特征对传感器元件的物理阻挡而使得WLCSP对于某些传感器应用不可行。

当前，通过形成穿过核心硅或衬底的传导“通孔”来在WLCSP中实现顶部到底部侧的电连接来解决这些问题。例如，通过使用铝掩模，可使用大气下游等离子(ADP)工艺在IC晶片的核心硅中蚀刻空穴。将介电材料及金属导体沉积到所述“空穴”的“侧壁”上。然后，用聚合物填充所述空穴。硅晶片经“薄化”以暴露晶片另一侧上的导体金属。在另一实例中，贯穿晶片互连(TWI)工艺形成穿过硅核心材料的通孔、绝缘所述侧壁且然后用导体填充所述通孔以实现从IC晶片的一个侧到另一侧的电连接性。一些封装组装承包商也正在开发类似的贯通硅通孔技术以实现“顶部-底部”电连接性。

发明内容

本文揭示一种具有顶部及底部侧电连接两者的晶片级批量处理的裸片大小的IC封装。在一个方面中，若干接合线可附加到IC晶片的顶部侧(有源电路侧)上的接合垫。在划线区处沟槽可形成于所述晶片中且所述接合线可经布置以延伸穿过所述沟槽到达所述晶片的底部侧。所述沟槽可填充有涂覆材料。所述接合线可部分地暴露在晶片的顶部及/或底部侧上以电连接晶片的顶部及/或底部侧上的垫位点。

所揭示的WLCSP技术通过利用标准线接合技术来实现晶片级处IC裸片的顶部与底部侧之间的电连接性来提供对常规技术的优点。所揭示的实施方案不需要可包含复杂的通孔特征设计、工具、设备及工艺的复杂TSV处理。TSV工艺昂贵且需要高级工艺开发工作。

所揭示的WLCSP所提供的另一优点是可使用允许将电路元件直接放置在线接合垫下面的标准IC设计规则。在常规TSV处理中，通孔不得不退出晶片的顶部及底部侧两者，且不能将电路放置在通孔处。因此，TSV可导致对IC裸片的需要比所揭示的WLCSP技术来得更大。

附图说明

图1A-1D图解说明具有顶部及底部侧电连接的实例半导体晶片。

图2A-2J是图解说明用于制造具有顶部及底部侧电连接的WLCSP的实例工艺的剖视图。

图3A-3B是图解说明传感器应用中使用的具有底部侧电连接的实例晶片的剖视图。

具体实施方式

WLCSP实例

图1A-1D图解说明具有顶部及底部侧电连接的实例半导体晶片100。在某些实施方案中，晶片100可使用参照图2所述的制造工艺来制造。

图1A是包含由划线区106分离的两个IC裸片101、103的晶片100的剖视图。实际上，典型的晶片可持有多于两个的IC裸片。接合线102在一个端处连接到接合垫104。接合线102穿过形成于划线区106中的沟槽从晶片100的顶部或有源电路侧布线到晶片100的底部侧。接合线102可由铜、金、铝或任何其它适合金属制成。接合线102允许到接合垫104提供的电连接的通路。接合线102可用于穿过顶部暴露区域(例如，晶片100顶部处的划线区106)及底部暴露区域(例如，晶片100底部处的划线区106)的电连接。焊料球108可附加到晶片100的底部以用于使经单个化的IC裸片101、103配合到PCB或其它IC装置。