[发明专利]半导体装置的制造方法

说明书

技术领域

本发明是有关于一种半导体装置的制造方法，特别是有关于一种具有低压组件、高压组件及多晶硅-绝缘层-多晶硅电容器(PIP capacitor)的半导体装置的制造方法。

背景技术

在模拟组件的制造工艺中，栅极多晶硅层、氧化层和另一多晶硅层的组合结构可作为一多晶硅-绝缘层-多晶硅电容器(PIP capacitor，以下简称PIP电容器)，其中上述栅极多晶硅层、氧化层和另一多晶硅层分别作为PIP电容器的下电极、介电层和上电极。PIP电容器的介电层的材质可包括氧化层(oxide)、氮化层-氧化层(NO)或氧化层-氮化层-氧化层(ONO)。为了要达到较高的电容值和较高的电容击穿电压，通常会使用氮化层-氧化层(NO)或氧化层-氮化层-氧化层(ONO)作为PIP电容器的介电层。然而，在已知制造工艺中，PIP电容器的介电层通常于定义下电极之后，顺应性形成于下电极或其它组件的栅极上。因而，在后续刻蚀制造工艺移除不想要的介电层时，形成在组件栅极侧壁的介电层会变得难以移除，甚至会损伤栅极或下电极。尤其是当介电层为氮化层-氧化层(NO)或氧化层-氮化层-氧化层(ONO)时，如果使用稀释氢氟酸溶液(DHF)作为刻蚀剂，以湿刻蚀方式移除介电层时，仅可移除氧化层，但难以移除氮化层。如果使用热磷酸(H₃PO₄)作为刻蚀剂，以湿刻蚀方式移除介电层时，可以移除氮化层，但会损伤例如多晶硅的栅极或下电极。另外，如果使用CF₄/Cl₂/HBr作为刻蚀剂，以干刻蚀方式移除介电层时，可以移除氮化层，但也会损伤例如多晶硅的栅极或下电极。

在此技术领域中，有需要一种具有低压组件、高压组件及PIP电容器的半导体装置的制造方法，以改善上述缺点。

发明内容

有鉴于此，本发明的一实施例是提供一种半导体装置的制造方法，包括提供一基板，所述基板具有一第一组件区、一第二组件区和一电容区；于上述第二组件区中形成一图案化第一氧化层；全面性形成一第二氧化层；分别于上述第一组件区、上述第二组件区和上述电容区中的上述第二氧化层上形成多个图案化第一导电层和多个图案化介电层；于上述电容区中形成一图案化第二导电层和被上述图案化第二导电层覆盖的一图案化第三氧化层，其中位于上述电容区的上述图案化第一导电层和上述图案化第二导电层分别作为一电容器的一下电极和一上电极。

本发明的另一实施例是提供一种半导体装置的制造方法，包括提供一基板，所述基板具有一低压组件区、一高压组件区和一电容区；于上述低压组件区和上述电容区中形成一薄栅极氧化层，并于上述高压组件区中形成一厚栅极氧化层；分别于上述低压组件区中形成一低压组件栅极层、于上述高压组件区中形成一高压组件栅极层、于上述电容区中形成图案化栅极层和其上的一图案化介电层；于上述电容区中形成一图案化多晶硅层以及被上述图案化多晶硅层覆盖的一图案化氧化层，其中位于上述电容区的上述图案化栅极层和上述图案化多晶硅层分别作为一电容器的一下电极和一上电极。

附图说明

图1a至图1j为本发明实施例的半导体装置的制造工艺剖面图。

附图标号

200～基板；

201～浅沟槽隔离物；

300～第一组件区；

302～电容区；

304～第二组件区；

202～第一氧化层；

202a、202b～图案化第一氧化层；

204～第二氧化层；

204a、204b、204c～图案化第二氧化层；

205～图案化高压组件栅极氧化层；

206～第一导电层；

206a、206b、206c～图案化第一导电层；

208a、208b、208c～图案化介电层；

210～第三氧化层；

210a～图案化第三氧化层；

212～第二导电层；

212a～图案化第二导电层；

214～绝缘层；

214a、214b、214c、214d～间隙壁；

218、220～源/漏极区；

250a～第一组件；

250b～电容器；

250c～第二组件。

具体实施方式