[发明专利]具有嵌入式连接基板的可堆栈式封装结构及其制造方法

说明书

技术领域

本发明是关于一种可堆栈式封装结构及其制造方法，详言之，是关于一种具有嵌入式连接基板的可堆栈式封装结构及其制造方法。

背景技术

参考图1，显示已知第一种可堆栈式封装结构的剖面示意图。该已知第一种可堆栈式封装结构1包括一基板11、一芯片12、数个条导线13、一封胶体14及数个焊球15。该基板11包括一第一表面111、一第二表面112、数个穿导孔113及数个输入/输出焊垫114。该些穿导孔113贯穿该基板11，该些输入/输出焊垫114位于该基板11的第一表面111的外围，且显露于该第一表面111。该芯片12位于该基板11的第一表面111。该些导线13电性连接该基板11及该芯片12。该封胶体14包覆部分该基板11、该芯片12及该些导线13。该些焊球15位于该基板11的第二表面112。

该已知第一种可堆栈式封装结构1的缺点如下。该些输入/输出焊垫114位于该基板11的第一表面111的外围，然而该芯片12及该封胶体14占去该基板11的大部分面积，使得该些输入/输出焊垫114的数量设计受限于较小的可利用面积大小，而无法堆栈另一需要较多输入/输出焊垫的封装结构于其顶端。

参考图2，显示已知第二种可堆栈式封装结构的剖面示意图。该已知第二种可堆栈式封装结构2包括一第一基板21、一第一芯片22、一底胶23、一介电层24、一第二基板25、数个条导线26、一封胶体27及数个焊球28。该第一基板21具有一第一表面211及一第二表面212。该第一芯片22位于该第一基板21上，且包括数个第一凸块221。该底胶23包覆该第一芯片22的该些第一凸块221。该介电层24位于该第一芯片22上。该第二基板25位于该介电层24上，且包括第一表面251、一第二表面252及数个输入/输出焊垫253，该第一表面251接触该介电层24，该些输入/输出焊垫253位于该第二表面252。该些导线26电性连接该第二基板25及该第一基板21。该封胶体27包覆该第一基板21的第一表面211、该第一芯片22、该介电层24、该第二基板25的第一表面251及该些导线26，且显露该第二基板25的输入/输出焊垫253。该些焊球28位于该第一基板21的第二表面212。

该已知第二种可堆栈式封装结构2的缺点如下。该封装结构2虽然可供具有全矩阵排列的焊球(Full Matrix Ball Out)的上封装结构堆栈，但需额外使用一介电层24置于该第一芯片22及该第二基板25之间，而使该封装结构2的厚度增加，并提高成本。

因此，有必要提供一种具有嵌入式连接基板的可堆栈式封装结构及其制造方法，以解决上述问题。

发明内容

本发明提供一种具有嵌入式连接基板的可堆栈式封装结构，其包括一基板、一芯片、一第一嵌入式连接基板、一线路层及一防焊层。该基板具有一上表面、一下表面及至少一连接垫，该连接垫位于该上表面。该芯片位于该基板的上表面，该芯片电性连接该基板。该第一嵌入式连接基板包覆该基板的上表面及该芯片，该第一嵌入式连接基板包括至少一镀通孔，该镀通孔贯穿该第一嵌入式连接基板，且连接该基板的该连接垫。该线路层位于该第一嵌入式连接基板上，该镀通孔连接至该线路层，该线路层包括至少一焊垫。该防焊层位于该线路层上，且显露该焊垫。

本发明更提供一种具有嵌入式连接基板的可堆栈式封装结构的制造方法，其包括以下步骤：(a)提供一基板，该基板具有一上表面、一下表面及至少一连接垫，该连接垫位于该上表面；(b)设置一芯片于该基板的上表面，该芯片电性连接该基板；(c)提供一第一嵌入式连接基板，该第一嵌入式连接基板位于该基板上；(d)压合该第一嵌入式连接基板，使该第一嵌入式连接基板包覆该基板的上表面及该芯片；(e)形成至少一镀通孔于该第一嵌入式连接基板内，该镀通孔贯穿该第一嵌入式连接基板，且连接该基板的该连接垫；(f)形成一线路层于该第一嵌入式连接基板上，该镀通孔连接至该线路层，该线路层包括至少一焊垫；(g)形成一防焊层于该线路层上，且显露该焊垫；及(h)形成数个焊球于该基板的下表面。