[发明专利]一种存储器的测试系统及相关存储模块

说明书

技术领域

本发明涉及一种测试系统及存储模块，特别是有关一种以数据压缩方式的测试系统及存储模块。

背景技术

请参考图1。图1为一现有技术的存储模块100以数据压缩方式测试写入时的示意图。如图所示，存储模块100包含测试系统110与动态随机存取存储器120。存储模块100包含数据端D₀、D₁、D₂、D₃及地址端A；同样地，动态随机存取存储器120包含相对应的数据端D₀’、D₁’、D₂’、D₃’及地址端A’。存储模块100用来对地址端A输入地址以从动态随机存取存储器120通过数据端D₀、D₁、D₂、D₃存取数据。在以数据压缩方式测试写入时，测试系统110将数据端D₀’、D₁’、D₂’、D₃’短路在一起，然后由数据端D₀输入测试数据TD、在地址端A输入测试地址RA，如此便可将测试数据TD同时写入动态随机存取存储器120中，与测试地址RA、数据端D₀’、D₁’、D₂’、D₃’相对应的存储单元。另外，测试地址RA可为一列地址。举例来说，测试地址RA为[00]表示字元线(Word Line)WL₀、测试地址RA为[01]表示字元线WL₁、测试地址RA为[10]表示字元线WL₂、测试地址RA为[11]表示字元线WL₃。

请参考图2。图2为一现有技术的存储模块100以数据压缩方式测试读取时的示意图。在以图1的方式测试写入之后，测试系统110便以相同的数据压缩方式读取，即测试系统110在地址端A输入同样的测试地址RA以传送至动态随机存取存储器120对应的地址端A’，如此一来动态随机存取存储器120对应的存储单元便会于数据端D₀’、D₁’、D₂’、D₃’输出现有测试时所写入的数据至比较器CMP₁。比较器CMP₁便可比较所接收的数据，并判断是否一致以输出比较信号S₁至数据端D₀。而数据端D₀’亦会输出所储存的数据S₂至数据端D₀。如此一来，使用者便可通过比较信号S₁、储存数据S₂及测试数据TD，来判断地址RA所对应到的存储单元是否有损坏。更明确地说，当比较信号S₁判断比较器CMP₁所接收的数据不完全相同时，使用者便可判断地址RA所对应到的存储单元有损坏。当比较信号S₁判断比较器CMP₁所接收的数据完全相同时，使用者便可再通过对比储存数据S₂与测试数据TD是否相同，来判断地址RA所对应到的存储单元是否有损坏：若相同，使用者可判断地址RA所对应到的存储单元并无损坏；反之，使用者可判断地址RA所对应到的存储单元有损坏。

请同时参考图3与图4。图3与图4为说明动态随机存取存储器中两种不同数据型态的存储单元的示意图。于图3中，开关SW₁由字元线WL所控制，当字元线WL控制开关SW₁开启时，存储单元X₁通过开关SW₁接收从比特线(Bit Line)BL传送来的数据。当比特线BL传送的数据为逻辑“0”时，存储单元X₁储存数据为逻辑“0”；反之，当比特线BL传送的数据为逻辑“1”时，存储单元X₁储存数据为逻辑“1”。在图4中，开关SW₂由字元线WL所控制，当字元线WL控制开关SW₂开启时，存储单元X₂通过开关SW₂接收从比特线BLB传送来的数据。当比特线BLB传送的数据为逻辑“1”时，存储单元X₂储存数据为逻辑“0”；反之，当比特线BLB传送的数据为逻辑“0”时，存储单元X₂储存数据为逻辑“1”。