[实用新型]一种低成本可编程逻辑阵列逻辑分析装置

说明书

技术领域

本实用新型涉及逻辑电路检测装置，特别涉及一种利用计算机进行CPLD(可编程逻辑阵列)逻辑分析检测的装置。

背景技术

CPLD作为逻辑控制器件，由于其端口配置的灵活性，被广泛的应用到各个行业的电子设备中。对于TD-SCDMA领域中功放模块的控制，由于其控制端口的不断增加，面积的相对减少，使用普通门电路芯片实现的方式越来越受限制，使用CPLD实现功放模块的逻辑控制成为必然。设计的CPLD的输入输出逻辑状态是否正确，须要有一套方便开发，成本低的分析工具来检验设计的正确性。

现有技术一般采用逻辑分析仪进行CPLD输入输出逻辑状态的检测分析。逻辑分析仪功能强大，数据信息处理能力强，适用于复杂的包括CPLD输入输出逻辑的分析以及其他一些数字信号的处理，其应用范围广泛。但由于其强大的功能，使得其成本昂贵，设计难道很大，操作设置复杂。还有一种CPLD逻辑状态检测分析是采用人工检测的方式实现的，其实现原理为：人工设置CPLD的输入逻辑电平，利用万用表或示波器对CPLD的输出逻辑进行检测判断。由于CPLD输入输出端口的不断增加，逻辑复杂度的增强，人工测试的难度越来越大，时间越来越长，效率越来越低。

实用新型内容

本实用新型所要解决的技术问题，就是针对现有技术的逻辑分析仪功能复杂、成本高、使用设置复杂以及人工检测效率低的缺点，提供一种低成本CPLD逻辑分析装置。

本实用新型解决所述技术问题，采用的技术方案是，一种低成本CPLD逻辑分析装置，其特征在于，包括通信接口、微处理器单元、输入输出接口及电源单元，所述微处理器单元通过所述通信接口与计算机连接，所述微处理器单元通过所述输入输出接口与被测CPLD连接，所述电源单元与微处理器单元及被测CPLD连接，为逻辑分析装置和被测CPLD供电；

具体的，所述微处理器单元由MCU构成；

进一步的，所述通信接口为UART接口。

本实用新型的有益效果是，微处理器单元可以灵活配置输入输出的端口数及端口位置，这样对于不同数量的CPLD被测逻辑，能做到最大程度的适用。由于设计目的明确，其设计结构简单，设计难道大大减小，成本低廉，相对于人工测试，其效率大大提高。

附图说明

图1是实施例的结构示意图。

具体实施方式

下面结合附图及实施例，详细描述本实用新型的技术方案。

CPLD输入输出逻辑的测试，由于其逻辑的多样性，端口数量的不断增多，采用逻辑分析仪检测的方式其成本又较高，设计难道大；采用人工检测的方式其效率又较低，而采用本实用新型的分析装置正好解决了前面两个问题。既实现了低成本，容易开发，又提高了工作效率。

实施例

本例CPLD逻辑分析装置电路结构框图如图1所示，包括通信接口、微处理器单元、输入输出接口及电源单元。图1中，通信接口采用UART接口(串行通信接口)，微处理器单元通过UART接口与计算机连接，UART接口主要负责将计算机提供的控制信号电平转换成微处理器单元兼容的电平信号，保证计算机与微处理器单元的通信。微处理器单元通过输入输出接口与被测CPLD连接，可以根据不同的被测CPLD进行端口配置，将计算机输出的控制信号转换为被测CPLD输入逻辑电平信号，并使用配置的信号采集端口经输入输出接口采集被测CPLD对应的输出逻辑电平信号，通过UART接口再传输到计算机进行处理，最后由计算机输出分析结果。图1中，电源单元与微处理器单元和输入输出接口连接，为本例逻辑分析装置和被测CPLD供电。

本例微处理器单元可以采用CPLD构成，也可以FPGA构成。这两种结构的微处理器单元，其对应的软件程序较之MCU(微处理器)芯片可能更复杂，但本领域技术人员完成可以实现。本实用新型的微处理器单元，可以自行配置其端口作为输入还是输出，其所有的端口都可配置为输入或输出的一种，并通过输入输出接口输出被测CPLD所需的输入逻辑信号，延时一定时间之后通过输入输出接口采集被测CPLD的输出逻辑信号，并通过UART接口上报计算机。计算机对CPLD所有输入端口逻辑进行采集，并进行输入输出逻辑电平的分析，保存和输出检测结果。