[发明专利]具有补强结构的管芯衬底

说明书

技术领域

本发明大体而言是关于半导体工艺，更特别的是关于半导体芯片封装衬底及其制造方法。

背景技术

目前许多集成电路的形成是共同硅晶圆(wafer)上的多个小方块(dice)。在基本制程步骤在芯片上完成形成电路之后，从晶圆切割个别小方块(dice)。而后，通常切割块被嵌至衬底(substrate)，例如电路板，或是被封装在某种包装形式中。

一种常使用的封装包含衬底上嵌着晶粒(die)。所述衬底的上表面包含电互连。所述芯片被制造成为具有具有多个焊垫(bond pads)。在所述芯片的焊垫与衬底互联之间，提供焊料突起(solder bump)的集合，以建立奥姆接触(ohmic contact)。在晶粒与衬底之间沉积填胶材料(underfill material)，以作为防止由于晶粒与衬底之间热膨胀系数不相符而破坏焊料突起的材料，以及作为黏着剂以支持所述晶粒。所述衬底互连包含与晶粒焊料突起配置的焊垫数组。在所述晶粒放置于所述衬底上之后，进行回流制程(reflow process)，使得所述晶粒的焊料突起冶金焊至所述衬垫的焊垫。

一种习知的衬底型式是由上与下建立层之间薄层的核心(core)所组成。核心本身通常是由四层玻璃填充的环氧树脂所组成。所述建立层可以是核心的相对侧上第四层或是更多层，且可以是由相同型式的树脂所形成。在所述核心与建立层之间散置不同的金属化层，以防止结构最低层上的接脚、垫或是其它焊球与所述芯片(chip)焊料突起焊接垫之间的电路。将接脚、垫或是焊球设计与例如印刷电路板的另一电器器件的接脚栅格数组插座、接点栅格数组插座(land grid array socket)或是球栅格数组接典图案成为电接面。

所述核心提供一些硬度(stiffness)至所述衬底。即使有所述硬度，习知的衬底仍因为芯片、填胶与衬底的热膨胀系数不相符而倾向于翘曲(warp)。然而，需要在封装衬底中提供较短的电路路径，以降低电源电感，并且改进通过衬底所转换电力的电力精确性(power fidelity)。困难的问题是如何降低电路路径而不会造成潜在破坏衬底翘曲。

习知一种用于支撑芯片封装衬底硬度的技术涉及将增强环(stiffener ring)固定在封装衬底的上侧。这些习知增强物的种类通常是由铜、铝或是钢所制造，并且需要黏着剂以黏着在所述衬底上。

本发明是关于克服或降低上述一或多个缺点的效应。

发明内容

根据本发明的一方面，提供一种制造方法，包含提供封装衬底，所述封装衬底具有第一侧与和所述第一侧对立的第二侧。所述第一侧具有中心区域，用以接收半导体芯片。在所述封装衬底的所述第一侧上，在所述中心区域的外部形成焊料补强结构，以抵抗所述封装衬底的弯曲。

根据本发明的另一方面，本发明提供一种制造方法，包含提供封装衬底，所述封装衬底具有第一侧与和所述第一侧对立的第二侧。所述第一侧具有中心区域，用以接收半导体芯片。在所述第一侧上的所述中心区域外侧形成焊料可湿润的表面(solder wettable surface)。在所述封装衬底的所述第一侧上形成阻焊层(solder mask)，而留下至少一部分暴露的所述焊料可湿润的表面。在所述焊料可湿润的表面上沉积焊料，以于所述封装衬底的所述第一侧上形成补强结构，抵抗所述封装衬底的弯曲。

根据本发明的另一方面，本发明提供一种设备，包含封装衬底，所述封装衬底具有第一侧与和所述第一侧对立的第二侧。所述第一侧具有中心区域，用以接收半导体芯片。焊料补强结构位在所述封装衬底的所述第一侧上所述中心区域的所述中心区域外侧上，以抵抗所述封装衬底的弯曲。

附图说明

在阅读以下详细说明与参考图式之后，本发明的上述与其它优点变得明显。

图1说明习知半导体芯片封装包含半导体芯片固定于衬底上。

图2是图1中沿着区段2-2的侧视图。

图3是如同图2的侧视图，描述固定习知的半导体芯片封装至印刷电路板。

图4是图3小部分的放大突。

图5是如同图4的放大图，显示在焊料回流(solder reflow)之后。

图6显示包含衬底补强结构的半导体芯片封装的实施例。

图7举例显示在阻焊层形成之前的封装衬底。

图8为图7的衬底在阻焊层形成之后的概示图。

图9如同图8说明焊料应用。

图10是图9区段10-10的侧视图。

图11是如同图10的侧视图，描述印刷模板移除。

图12是如同图11的侧视图，描述将半导体芯片固定至衬底上。