[发明专利]介电膜、介电膜的生产方法、半导体装置和记录介质

说明书

技术领域

本发明涉及介电膜和使用介电膜的半导体装置。

背景技术

半导体装置的发展伴随着日益增加的更高程度的元件集成，导致各元件越来越小型化和工作电压降低。例如，在包括分离电荷保持层(charge retaining layer)和栅极电极的阻隔膜(blocking film)的MONOS(金属氧化物氮化物氧化物半导体)型非易失性半导体装置领域中，元件的小型化已导致对于阻隔膜更高的介电常数的要求。同样地，在FG(浮栅)型非易失性半导体装置领域中，元件的小型化已导致对于浮动电极(floating electrode)和栅极电极之间的绝缘膜更高的介电常数的要求。此外，在高级DRAM(动态随机存储器(dynamic random access memory))装置领域中，为了确保构成小型化存储单元的电容器的电容，需要具有高介电常数并且能够容纳较薄的膜厚度而不引起漏电流增加的介电膜。此外，在高级CMOS装置开发的领域中，考虑用于通过使用高介电常数材料增加栅极绝缘膜的物理厚度来降低栅极漏电流的技术。另外，需要高介电膜相对于在如上所述的半导体装置的制造工艺期间进行的1000℃退火处理是耐热性的。此外，出于抑制半导体装置工作电压的变化的目的，需要高介电膜的表面具有较高的平坦性(flatness)。

作为用于增加介电膜的相对介电常数的手段，考虑使用与常规的SiO₂膜、SiN膜或者组合两者的SiON膜相比具有更高的相对介电常数的HfO₂、ZrO₂和Al₂O₃作为介电膜。此外，最近，出于为了抑制与较薄的介电膜有关联的漏电流的目的，对介电膜进行研究，在所述介电膜中，对由HfO₂、ZrO₂或Al₂O₃构成的层压(堆叠)结构掺杂金属元素或者对HfO₂或ZrO₂掺杂金属元素。

例如，非专利文献1和2公开了其中对HfO₂掺杂作为金属元素的硅(Si)、钇(Y)或镧(La)等的介电膜。根据非专利文献1和2，描述了通过对HfO₂掺杂上述的金属元素并且对其进行结晶，形成具有四方晶相的HfO₂并且获得的高相对介电常数值为28。

非专利文献3公开了其中将TiN层压(堆叠)在HfO₂表面上的介电膜。根据该非专利文献3，描述了当在将TiN层压在HfO₂上的状态下进行结晶时，形成具有立方晶相的HfO₂并且获得的高相对介电常数值为50。

专利文献1公开了其中对HfO₂掺杂金属元素如钇(Y)、镁(Mg)、钙(Ca)或镧(La)和氮的介电膜。根据专利文件1，描述了通过将具有大的原子半径的元素如上述的Y、Mg和Ca添加至单斜HfO₂，该立方晶体的聚集能(aggregated energy)降低并且使其稳定，从而将HfO₂的晶系从单斜晶体改变为四方晶体然后改变为立方晶体。结果，能够获得具有相对介电常数为70的由HfYO制成的高介电膜。此外，由于在单斜HfO₂中的氧被氮取代，随着氮的量增加，该晶系由单斜晶体改变为四方晶体、菱形晶体，然后改变为立方晶体。

专利文献2公开了使用包括具有立方晶相的HfO₂和第二化合物的组合物作为介电膜材料的技术。根据专利文献2，描述了含有1mol％至50mol％的Al₂O₃作为该第二化合物的HfO₂立方晶体具有的相对介电常数为29.8，其高于纯HfO₂。

专利文献3公开了，其中将非晶质氧化铝包含在结晶态介电膜中并且由具有如0.05＜x＜0.3所示的组成的Al_xM_(1-x)O_y(其中M是能够形成结晶态介电体的金属例如Hf和Zr)形成的非晶质膜作为介电膜。根据专利文献3，描述了在非晶质铝锆石(zircon aluminate)的情况下能够获得范围为25至28的高的相对介电常数。

非专利文献4公开了由HfAlON制成的介电膜材料。根据非专利文献4，描述了Hf/(Hf+Al)组成范围为20％至80％和氮组成为30％以上的HfAlON在850℃的退火温度下获得非晶质结构并且具有范围为10至25的相对介电常数。