[发明专利]单板内器件的边界扫描方法及装置

说明书

技术领域

本发明涉及通信领域，尤其涉及一种单板内器件的边界扫描方法及装置。

背景技术

目前设计的数字硬件单板密度很高，功能更为强大，板内器件种类繁多。 这就给单板的生产维护带来很多困难和不便。为了对单板内的器件进行测试， 现有技术提供一种单板内器件通用的检测方法，该方法采用边界扫描技术 (Joint Test Action Group，JTAG)对单板内的器件进行检测，JTAG最初是用 来对芯片进行测试的，JTAG的基本原理是在器件内部定义一个测试访问口 (Test Access Port，TAP)通过专用的JTAG测试工具对进行内部节点进行测 试。JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能 实现对各个器件分别测试，所以在JTAG技术中，需要将单板上各器件的JTAG 管脚串联，形成扫描链，进而对扫描链上的器件完成边界扫描。

在实现本发明的过程中，发明人发现现有技术存在如下问题：

现有技术的方案，如果单板内的器件较多，器件的JTAG管脚之间的连接 关系将会较复杂。

发明内容

为了能够简化JTAG管脚之间的连接关系，本发明的一方面，提供了一种 单板内器件的边界扫描方法，所述单板包括第一可编程逻辑器件PLD、待检测 器件和第一JTAG Jacket；其中所述第一JTAG Jacket和所述待检测器件的JTAG 管脚分别连接在所述第一可编程逻辑器件的输入输出管脚Bank上；所述Bank 的工作电平为其连接器件的工作电平，所述方法包括：

通过所述第一PLD将所述待检测器件与所述第一JTAG Jacket串联；

从所述第一JTAG Jacket接收JTAG检测信号，对所述串联的待检测器件进 行边界扫描。

本发明的另一方面，提供了一种单板内器件的边界扫描装置，包括：第一 可编程逻辑器件PLD、待检测器件和第一JTAG Jacket；其中所述第一JTAG Jacket和所述待检测器件的JTAG管脚分别连接在所述第一可编程逻辑器件的 输入输出管脚Bank上；所述Bank的工作电平为其连接器件的工作电平。

由上述所提供的技术方案可以看出，本发明实施例的技术方案待检测器件 的JTAG管脚和JTAG EPLD连接，由于JTAG EPLD的Bank工作电平可以调节为 连接在该Bank上的器件的工作电平，因而不需要额外的电平转换电路，可以简 化待检测器件的JTAG管脚的连接关系，进而可简化BOM清单；并且该检测信 号均通过JTAG EPLD发送，检测信号传送的距离短，信号质量好。

附图说明

图1为本发明一实施例提供的一种单板内器件的边界扫描方法的流程示意 图；

图2为本发明另一一实施例提供的一种单板内器件的结构示意图；

图3为本发明一实施例提供的一种单板内器件的边界扫描方法的流程示意 图；

图4为本发明一实施例提供的一种单板内器件的边界扫描方法中改变待检 测器件后的单板内器件的结构示意图；

图5为本发明一实施例提供的一种单板内器件的边界扫描方法中实现Boot 加载时的单板内器件的结构示意图；

具体实施方式

本发明实施方式提供了一种单板内器件的边界扫描方法，单板包括第一可 编程逻辑器件(Programmable Logic Device，PLD)，如可擦除可编辑逻辑器件 (Erasable Programmable Logic Device，EPLD)、CPLD、现场可编程门阵列(Field Programmable Gate Array，FPGA)等，为了描述的方便，下述叙述中第一PLD 以JTAG EPLD为例进行说明。

在本实施中，单板包括JTAG EPLD、待检测器件和第一JTAG Jacket；其 中该待检测器件的JTAG管脚，以及该第一JTAG Jacket分别连接在该JTAG EPLD的输入输出管脚Bank上；且该Bank的工作电平为连接在该Bank上的器件 的工作电平，上述JTAG Jacket在为JTAG插口，可以与JTAG测试设备连接。在 如图1所示的流程示意图中，包括如下步骤：

S11、通过JTAG EPLD将待检测器件与第一JTAG Jacket串联；