[发明专利]一种晶体振荡器电路结构

说明书

技术领域：

本发明涉及电子电路的晶体振荡器领域，特别涉及一种低电压、低功耗、高频晶体振荡电路结构。

背景技术：

由于电池电源供电的电子电路的广泛使用，电池寿命和电池功率是对电池电路性能具有典型的限制因素。而随着电池电源电路变得更加复杂，就需要更大的功率以及更长的延迟时间，因此对于仅需要很少功耗，而能够节约多数功耗为其他电路使用的晶体振荡器有日益增加的趋势。

对这样尽可能小并具有尽可能少的外部连接的电路也保持持续的需求，而在对集成电路中尽可能包含更多数量的电路元件需求也在增加。

此外，由于无线通讯系统变得普及，对便携式设备要求也变得普及，进而对低价高性能晶体振荡器产生了需求。

因此，需要在集成电路上占据极小面积并具有极可能少的外部连接的低功率晶体振荡器。还需要给出在集成电路上除了电源电压和地之外只需要一个外部连接的低功耗晶体振荡器。

发明内容：

鉴于上述技术问题和需求，本发明的目的是提供一种低电压、低功耗、高频晶体振荡电路结构。

解决上述发明目的的具体技术方案如下：

这种晶体振荡电路结构，包括：

一为整体电路提供启动信号的启动电路；

一通过正反馈来提供大于单位增益的环路增益的差分主体电路；

一用以限制信号输出摆幅以及间接控制整体电路功耗的共模反馈电路；

一用来提供直流低功耗电流的电流偏置电路；

一为外部使用电路提供高频信号时钟的输出驱动电路；

一电路谐振组件；

上述电路中，所述启动电路与差分主体电路和电流偏置电路连接；所述电流偏置电路还分别与差分主体电路和共模反馈电路连接；所述差分主体电路还分别与输出驱动电路和电路谐振组件连接。

上述方案中，所述启动电路包括与电源相连接的栅极NMOS管，以及与NMOS管漏极相连的反相器。

上述方案中，所述共模反馈电路由共源放大器以及跟随器组成的幅度限制电路和大的NMOS倒比管形成大阻抗器件的反馈组件组成。

上述方案中，所述共模反馈电路包括两个共模反馈NMOS管，以及两条共模反馈支路。

上述方案中，所述电流偏置电路包括镜像电流作用的PMOS管，偏压作用的NMOS管以及通过调节电阻阻值来控制电流大小的电阻网络。

上述方案中，所述电流偏置电路还包括栅极与共模反馈电路输出连接的NMOS管。

上述方案中，所述电路谐振组件与差分主体电路(输入/输出)相并联，由晶体振荡器和电容器构成。

根据上述本发明所公开的电路结构，在电源上电后，启动电路迅速给予差分主体电路临时工作电流，差分主体电路开始工作，结合谐振器部分，输出摆幅不断增大，由于幅度限制电路与呈大阻抗反馈组件组成的共模反馈电路作用，限制了不断增大的摆幅，直至摆幅达到新的平衡，输出摆幅被限制在150mV左右，与此同时，差分主体电路中起正负反馈作用的非线性管子作用，将输出共模电平下拉，另外由于偏置电路的NMOS管栅级与共模电平相接，则随着共模电平降低，偏置电路的电流也跟着降低，而偏置电路为整体电路提供偏置电流，因此减小了整体电路功耗。

另外，该电路中采用差分高频晶体振荡器的主要目的是为了实现高频晶体能够在低功耗情况下正常工作。频率范围为1MHz～13MHz的Pierce反相器型晶体振荡器电路功耗都在百微安以上，当采用本发明方案而实际测得的10MHz的差分型晶体振荡器电路功耗在10个uA左右。

另外，由于常用的Pierce反相器型工艺为CMOS 0.5um或者0.35um，因此电源电压为3V或者5V，而本发明方案的实现工艺采用了CMOS 0.18um，因此采用了1.8V的低电源电压，又因为电路的便置电路采用了PTAT，因此电源电压可低至1.3V。

附图说明：

以下结合附图和具体实施方式来进一步说明本发明。

图1是本发明晶体振荡电路总体的结构框图。

图2是本发明晶体振荡电路中包含差分主体电路(单元)以及电路谐振组件的电路结构示意图。

图3a和图3b分别是本发明晶体振荡电路中电流偏置电路(单元)的两种不同的电路结构示意图。

图4a和图4b分别是本发明晶体振荡电路中共模反馈电路所包含的反馈组件(单元)的两种不同的电路结构示意图。

图5a、图5b和图5c分别是本发明晶体振荡电路中共模反馈电路所包含的幅度限制电路(单元)的三种不同的电路结构示意图。

具体实施方式：