[发明专利]一种集成电路的过压保护电路

说明书

技术领域

本发明涉及一种电压保护电路，尤其是涉及一种集成电路的过压保护电路。

背景技术

在电子电力系统中，例如反激变换的AC-DC、LED电源驱动等系统，这些系统通常由控制系统工作的集成电路、变压器、外围电阻电容电感等器件构成。在这些系统中，集成电路的输入电源VDD通常由变压器的辅助线圈提供，但常会受到输出负载的影响而存在过压危险。如图1所示的一种常见的AC-DC系统，集成电路U1的输入电源VDD由变压器T1的辅助线圈NA提供，随着输出负载的增大，输入电源VDD也会随之增大，这样就会存在过压的危险。因此为了防止输入电源VDD过大而引起控制用的集成电路的损坏、系统的失效，必须设法确保输入电源VDD不会超过预定的值，并且在输入电源VDD达到一定值时使集成电路产生一个保护信号，让其停止工作，从而使得系统进入关闭状态，确保系统的安全。现有的方法如图2所示，通常是在集成电路内部的输入电源端口接一个齐纳二极管DZ到电源地，利用齐纳二极管DZ的齐纳电压，将输入电源VDD钳位在固定值，这种方法能够简单地保证输入电源VDD不会超过预定的值，但缺点是功耗太大，并且输入电源VDD越大时，功耗也越大，不能满足目前节能环保的要求；同时，该方法还需要额外的电路来监控输入电源VDD的过压情况，这样增加了系统的复杂程度。

发明内容

本发明所要解决的技术问题是提供一种能够实现集成电路的两级过压保护和输入电源的静电释放保护，且线路简单、器件少、功耗低的过压保护电路。

本发明解决上述技术问题所采用的技术方案为：一种集成电路的过压保护电路，包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、比较器及若干个齐纳二极管，所有所述的齐纳二极管依次阴阳相连接，第一个所述的齐纳二极管的阴极接输入电源，最后一个所述的齐纳二极管的阳极与所述的第一电阻的第一端相连接，所述的第一电阻的第二端与所述的第二电阻的第一端相连接，所述的第一电阻的第二端与所述的第二电阻的第一端的公共连接端与所述的比较器的负输入端相连接，所述的第二电阻的第二端与所述的第三电阻的第一端相连接，所述的第二电阻的第二端与所述的第三电阻的第一端的公共连接端与所述的第一NMOS晶体管的栅极相连接，所述的第三电阻的第二端和所述的第一NMOS晶体管的源极均接电源地，所述的第一NMOS晶体管的漏极与所述的第四电阻的第二端相连接，所述的第一NMOS晶体管的漏极与所述的第四电阻的第二端的公共连接端与所述的PMOS晶体管的栅极相连接，所述的第四电阻的第一端和所述的PMOS晶体管的源极均接输入电源，所述的PMOS晶体管的漏极与所述的第五电阻的第一端相连接，所述的PMOS晶体管的漏极与所述的第五电阻的第一端的公共连接端与所述的第二NMOS晶体管的栅极相连接，所述的第五电阻的第二端与所述的第二NMOS晶体管的源极均接电源地，所述的第二NMOS晶体管的漏极接输入电源，所述的比较器的正输入端输入固定比较电平，所述的比较器的输出端输出过压保护逻辑信号。

所述的齐纳二极管的个数为三个，分别为第一齐纳二极管、第二齐纳二极管和第三齐纳二极管，所述的第一齐纳二极管的阴极接输入电源，所述的第一齐纳二极管的阳极与所述的第二齐纳二极管的阴极相连接，所述的第二齐纳二极管的阳极与所述的第三齐纳二极管的阴极相连接，所述的第三齐纳二极管的阳极与所述的第一电阻的第一端相连接。

所述的第二NMOS晶体管和所述的第五电阻构成输入电源静电释放保护电路。

所述的输入电源高于设定的第一级过压保护的阈值电压VX时，所述的第一齐纳二极管、所述的第二齐纳二极管及所述的第三齐纳二极管均导通，所述的第一电阻的第二端与所述的第二电阻的第一端的公共连接端处的电压高于所述的比较器的正输入端输入的固定比较电平，所述的比较器翻转并输出过压保护逻辑信号，其中所述的第一齐纳二极管、所述的第二齐纳二极管及所述的第三齐纳的齐纳电压相同。

所述的第一级过压保护的阈值电压其中，Vref为所述的比较器的正输入端输入的固定比较电平，VD为齐纳电压，R₁为所述的第一电阻的电阻值，R₂为所述的第二电阻的电阻值，R₃为所述的第三电阻的电阻值。

所述的输入电源高于设定的第二级过压保护的阈值电压VY时，所述的第二NMOS晶体管开启，所述的输入电源的电平拉低。