[发明专利]一种低电压带隙基准源产生电路

权利要求书

1.一种低电压带隙基准源产生电路，包括启动电路和与其电连接的带隙基准源产生电路，所述带隙基准源产生电路包括运算放大器、偏置电流产生电路和分压电路，所述运算放大器的输出端与偏置电流产生电路电连接，所述运算放大器的正相输入端和负相输入端与分压电路电连接，所述偏置电流产生电路与分压电路电连接，其特征在于：

所述分压电路包括电阻R1A、电阻R1B、电阻R2A、电阻R2B、电阻R3、电阻R4、电阻R5、三极管Q1和三极管Q2；

所述电阻R1A的一端、运算放大器负相输入端和偏置电流产生电路电连接于节点A；

所述电阻R1B的一端、运算放大器正相输入端和偏置电流产生电路电连接于节点B；

所述电阻R4的一端和偏置电流产生电路电连接于节点E，所述节点E引出带隙基准源产生电路的输出端；

所述电阻R1A的另一端、电阻R2A的一端和三极管Q1的发射极电连接；

所述电阻R1B的另一端、电阻R2B的一端、电阻R3的一端和电阻R5的一端电连接；

所述电阻R3的另一端、电阻R5的另一端和三极管Q2的发射极电连接；

所述电阻R4的另一端、电阻R2A的另一端、电阻R2B的另一端、三极管Q1的基极、三极管Q1的集电极、三极管Q2的基极和三极管Q2的集电极均接地。

2.根据权利要求1所述的低电压带隙基准源产生电路，其特征在于：所述电阻R1A和电阻R1B的电阻值相等，所述电阻R2A和电阻R2B的电阻值相等。

3.根据权利要求1所述的低电压带隙基准源产生电路，其特征在于：所述电阻R1A、电阻R1B、电阻R2A、电阻R2B、电阻R3和电阻R4具有正温度系数，所述电阻R5具有负温度系数。

4.根据权利要求1所述的低电压带隙基准源产生电路，其特征在于：所述运算放大器为单端输出运算放大器。

5.根据权利要求1至4任一项所述的低电压带隙基准源产生电路，其特征在于：

所述偏置电流产生电路包括晶体管M1A、晶体管M1B和晶体管M1C；

所述晶体管M1A的栅极、晶体管M1B的栅极和晶体管M1C的栅极均与所述运算放大器的输出端电连接；

所述晶体管M1A的漏极与节点A电连接；

所述晶体管M1B的漏极与节点B电连接；

所述晶体管M1C的漏极与节点E电连接；

所述晶体管M1A的源极、晶体管M1B的的源极和晶体管M1C的源极均与电源VDD电连接。

6.根据权利要求5所述的低电压带隙基准源产生电路，其特征在于：所述晶体管M1A、晶体管M1B和晶体管M1C均为PMOS晶体管。

7.根据权利要求6所述的低电压带隙基准源产生电路，其特征在于：所述晶体管M1A、晶体管M1B和晶体管M1C的尺寸相同。

8.根据权利要求1至4任一项所述的低电压带隙基准源产生电路，其特征在于：

所述启动电路包括PMOS晶体管MS1、NMOS晶体管MS2和NMOS晶体管MS3；

所述PMOS晶体管MS1的源极与电源VDD电连接；

所述PMOS晶体管MS1的栅极、PMOS晶体管MS1的漏极、NMOS晶体管MS2的漏极和NMOS晶体管MS3的栅极电连接；

所述NMOS晶体管MS3的漏极与所述运算放大器的输出端电连接；

所述NMOS晶体管MS2的栅极与所述节点A电连接；

所述NMOS晶体管MS2的源极和NMOS晶体管MS3的源极接地。