[发明专利]一种基于三模冗余技术的SET加固差分压控振荡器

说明书

技术领域

本发明属于集成电路领域中的抗辐射加固压控振荡器（Voltage-Controlled-Oscillator，VCO），具体涉及一种基于三模冗余技术的单粒子瞬变（Single-Event Transient，SET）加固的差分VCO。

背景技术

在辐射环境中，高能粒子轰击电路的敏感结点后，粒子能量沉积将导致碰撞电离，电离出的“电子-空穴”对在晶体管电场和浓度梯度的作用下被传输和收集，从而使得输出电压或电流产生暂时性波动，导致电路产生错误的输出，产生SET效应。集成电路易于受到SET的影响而导致各种失效。

VCO主要用于时钟产生、倍频和频率综合等电路。VCO是反馈环路，工作于振荡状态，因此VCO对SET非常敏感。当VCO受到高能粒子轰击时，可能导致其输出产生相位和频率偏差，甚至振荡中止。

相关研究表明，利用增加VCO中延迟单元级数、改进电路结构等方法都可以达到加固VCO的效果，但是其加固效果有限。目前已实现的各种SET加固VCO都只能不同程度地降低VCO对SET的敏感程度，尚无法达到对SET免疫的效果。

三模冗余技术利用同一输入驱动三个电路副本获得三个不同输出，然后通过选择两个以上的相同输出的方式获得正确信号，是提高数字电路可靠性的常用方法。当某个电路副本受到SET干扰时，只要获得多数结果就可以排除受扰信号，从而有效屏蔽SET对于电路输出的影响，使SET免疫成为可能。由于VCO输出时钟具有数字特性，可以将三模冗余技术应用到VCO的加固设计。

图1是基于常规差分VCO直接采用三模冗余技术实现的VCO结构，它由第一差分VCO，第二差分VCO，第三差分VCO和第一表决电路组成。其中，控制电压连接第一差分VCO、第二差分VCO和第三差分VCO的控制电压输入端Vcont，第一差分VCO的输出OUT连接第一表决电路的输入端A，第二差分VCO的输出OUT连接第一表决电路的输入端B，第三差分VCO的输出OUT连接第一表决电路的输入端C，第一表决电路的输出Z作为整体电路的输出。如图2所示，每个差分VCO结构由差分延迟单元环和第一信号整形电路串联而成。其中，差分延迟单元环由N级（N为正整数）差分延迟单元首尾依次连接而成，第一级延迟单元的差分输入IN+连接第N级延迟单元的差分输出OUT-，第一级延迟单元的差分输入IN-连接第N级延迟单元的差分输出OUT+，第二级至第N级差分延迟单元的差分输入IN+和IN-分别连接前一级差分延迟单元的差分输出OUT+和OUT-，控制电压分别接入每级差分延迟单元的控制电压端Vcont，从而构成差分VCO环路。第N级的差分延迟单元的差分输出OUT+连接第一信号整形电路的差分输入IN+，第N级的差分延迟单元的差分输出OUT-连接第一信号整形电路的差分输入IN-，第一信号整形电路的输出OUT作为差分VCO电路的输出OUT。

对于直接采用三模冗余技术实现的VCO结构来说，三个差分VCO环路的公共端仅为控制电压Vcont，只能确保三个差分VCO环路的振荡频率相同，而无法控制环路相位，因此三个环路产生的时钟相位是随机的，导致表决电路无法输出正确的时钟。

发明内容

本发明要解决的技术问题在于：如何将三模冗余技术应用到差分VCO电路，有效降低差分VCO对SET的敏感程度。其中，保证三个VCO相位同步是需要解决的重点问题。

本发明的技术方案是：