[发明专利]半导体器件及制造该半导体器件的方法

说明书

本申请要求于2009年10月26日在韩国知识产权局(KIPO)提交的第2009-101623号韩国专利申请的优先权，其中容通过引用全部包含于此。

技术领域

本发明构思的示例性实施例涉及一种半导体器件和一种制造该半导体器件的方法。更具体地讲，本发明构思的示例性实施例涉及一种包括用于电连接的通过电极的半导体器件和一种制造该半导体器件的方法。

背景技术

随着器件速度和器件集成度的增加，例如，因为互连结构引入的寄生电容，所以信号延迟也会增加。与传统的二维方式相比，集成技术的进步促成了可将晶片三维堆叠的三维集成的发展。

在三维晶片堆叠封装件(WSP)中，能够使用称为硅通孔(through-silicon via，TSV)的结构来延伸穿过基底的通孔，使得导电通孔可形成为垂直延伸并完全穿过基底。与长导线图案互连相比，这样的TSV结构可提供更高的速度、更高的集成度和改善的功能性。例如，可使用具有低电阻的铜(Cu)形成导电孔。然而，已知铜在硅中具有高的扩散性。

可在后端处理之前形成穿过基底的传统的TSV。具体地，可通过在诸如硅基底的基底中形成开口或孔来形成该TSV结构。绝缘层可形成在基底上和开口中。例如，可通过镀覆工艺或沉积工艺将诸如铜(Cu)层的导电金属层形成在该开口中。然后，可使基底的后侧凹入以使导电金属层的至少一部分暴露，从而形成延伸穿过基底的导电通孔。在这样的情况下，可在诸如蚀刻工艺的工艺过程中反复地暴露包括导电通孔的基底。具体地，当在蚀刻工艺中暴露导电金属层的一部分时，导电金属层的诸如铜的金属会扩散到基底中，从而使诸如半导体芯片的半导体器件劣化。

发明内容

本发明构思的示例性实施例提供了一种能够防止在制造工艺过程中通过电极的金属材料扩散到半导体器件中的半导体器件。

本发明构思的示例性实施例提供了一种制造该半导体器件的方法。

根据示例性实施例，半导体器件包括基底、插塞、第一绝缘层和第二绝缘层。基底具有第一表面和背对第一表面的第二表面。插塞穿过基底并包括通过第一表面暴露的第一连接部分和通过第二表面暴露的第二连接部分。第一绝缘层形成在第二表面上。第二绝缘层形成在基底中的插塞的外表面和第二连接部分上。

在示例性实施例中，所述半导体器件还可包括形成在第一连接部分上的连接构件。

在示例性实施例中，所述半导体器件可以是第一半导体芯片，第二半导体芯片可以设置在第一半导体芯片上并通过连接构件电连接到第一半导体芯片。

根据示例性实施例，一种制造半导体器件的方法包括：准备具有第一表面和背对第一表面的第二表面的基底，在第二表面上形成第一绝缘层，在第一绝缘层上形成牺牲层，形成穿过基底并从第一表面延伸到牺牲层的一部分中的开口，在开口的内壁上形成第二绝缘层，形成填充开口的插塞，去除牺牲层以通过第二表面暴露插塞的下部。

在示例性实施例中，所述方法还可包括在形成第一绝缘层之前部分地去除基底的第二表面。

在示例性实施例中，可使用具有与第一绝缘层的蚀刻选择性不同的蚀刻选择性的绝缘材料形成牺牲层。牺牲层可包括聚合物。

在示例性实施例中，可使用具有与牺牲层的蚀刻选择性不同的蚀刻选择性的绝缘材料形成第二绝缘层。

在示例性实施例中，可通过电镀工艺形成插塞。

在示例性实施例中，所述去除牺牲层的步骤可包括：部分地去除牺牲层以暴露插塞的下表面上的第二绝缘层，去除被暴露的第二绝缘层以暴露插塞的下表面和彻底去除牺牲层。

在这样的情况下，可通过蚀刻工艺部分地和彻底地去除牺牲层以暴露插塞的下部上的第二绝缘层。

在另一示例性实施例中，去除牺牲层的步骤可包括通过第一工艺部分地去除牺牲层以暴露插塞的下表面和通过第二工艺彻底去除牺牲层。

在这样的情况下，第一工艺可以是化学机械抛光工艺，第二工艺可以是蚀刻工艺。

在又一示例性实施例中，所述方法还可包括在通过第一表面暴露的插塞上形成连接构件。连接构件可包括焊料。

在又一示例性实施例中，所述方法还可包括将另一半导体器件附着到基底的第一表面，其中，通过所述连接构件将该另一半导体器件电连接到上述方法制造的半导体器件。