[发明专利]一种基于绝缘体上硅的MOS晶体管

权利要求书

1.一种基于绝缘体上硅的MOS晶体管，其特征在于，该MOS晶体管包括：

从上至下依次为顶层硅、隐埋氧化层(3)和底层硅(2)的绝缘体上硅；

自左向右依次设置于顶层硅内的MOS晶体管体区(4)、体接触连接区(16)及体接触区(18)；

设置于MOS晶体管体区(4)上表面的正栅氧化层(8)，设置于正栅氧化层(8)上表面的正栅多晶硅层(10)，设置于正栅多晶硅层(10)上表面的正栅多晶硅化物层(11)；

设置于正栅多晶硅层(10)左侧的第一侧墙区(9)，以及设置于正栅多晶硅层(10)右侧的第二侧墙区(12)；

设置于MOS晶体管体区(4)内部靠近第一侧墙区(9)的漏区(6)，设置于漏区(6)上表面的漏区硅化物层(7)，以及设置于漏区(6)左侧的第一隔离氧化物区(5)；

设置于MOS晶体管体区(4)内部靠近第二侧墙区(12)的源区(14)，设置于源区(14)上表面至少一部分上的源区硅化物层(13)；

设置于体接触区(18)上表面至少一部分上的体接触区硅化物层(17)，以及设置于体接触区(18)右侧的第二隔离氧化物区(19)；

设置于体接触连接区(16)上表面、源区(14)上表面至少一部分和体接触区(18)上表面至少一部分上的硅化物掩蔽层(15)；

设置于底层硅(2)下表面的背栅金属层(1)。

2.根据权利要求1所述的基于绝缘体上硅的MOS晶体管，其特征在于，所述正栅氧化层(8)覆盖了MOS晶体管体区(4)上表面等于沟道尺寸(L₁)的区域。

3.根据权利要求1所述的基于绝缘体上硅的MOS晶体管，其特征在于，所述底层硅(2)和隐埋氧化层(3)构成背栅。

4.根据权利要求1所述的基于绝缘体上硅的MOS晶体管，其特征在于，分别在漏区(6)、源区(14)、体接触区(18)和正栅多晶硅层(10)上表面的中央进一步设置有接触孔。

5.根据权利要求1所述的基于绝缘体上硅的MOS晶体管，其特征在于，所述顶层硅及底层硅(2)的掺杂类型为P型半导体掺杂，且均为轻掺杂。

6.根据权利要求1所述的基于绝缘体上硅的MOS晶体管，其特征在于，所述MOS晶体管为NMOS晶体管，所述NMOS晶体管的MOS晶体管体区(4)为P型半导体掺杂，且为轻掺杂；或者所述MOS晶体管为PMOS晶体管，所述PMOS晶体管的MOS晶体管体区(4)为N型半导体掺杂，且为轻掺杂。

7.根据权利要求1所述的基于绝缘体上硅的MOS晶体管，其特征在于，所述MOS晶体管体区(4)为N型半导体掺杂，所述漏区(6)和源区(14)均为P型半导体掺杂，且为重掺杂；或者所述MOS晶体管体区(4)为P型半导体掺杂，所述漏区(6)和源区(14)均为N型半导体掺杂，且为重掺杂；

所述体接触区(18)掺杂类型与MOS晶体管体区(4)掺杂类型相同，且为重掺杂。

8.根据权利要求1所述的基于绝缘体上硅的MOS晶体管，其特征在于，所述体接触连接区(16)掺杂类型与MOS晶体管体区(4)掺杂类型相同，且为重掺杂。

9.根据权利要求1所述的基于绝缘体上硅的MOS晶体管，其特征在于，所述体接触连接区(16)掺杂类型与MOS晶体管体区(4)掺杂类型相同，且为轻掺杂。

10.根据权利要求1所述的基于绝缘体上硅的MOS晶体管，其特征在于，所述漏区(6)和源区(14)的离子注入深度(t1)小于所述顶层硅厚度；所述MOS晶体管体区(4)、体接触连接区(16)及体接触区(18)的离子注入深度(t2)与所述顶层硅厚度相同。

11.根据权利要求1所述的基于绝缘体上硅的MOS晶体管，其特征在于，所述漏区(6)的宽度(L₂)和源区(14)的宽度(L₂)均大于两倍的沟道尺寸(L₁)；所述体接触区(18)的宽度(L₆)大于两倍的沟道尺寸(L₁)；所述体接触连接区(16)的宽度(L₄)大于一倍的沟道尺寸(L₁)且小于十倍的沟道尺寸(L₁)。