[发明专利]一种线路结构、具有其的半导体集成电路及其设计方法

说明书

技术领域

本发明是有关于一种半导体集成电路技术，且特别是有关于一种集成电路中的布线结构及其工艺方法。

背景技术

随着半导体技术在材料、设计、工艺等领域上的发展，已使得每一世代的半导体组件变得较以往更精细且更复杂。

半导体电路的晶片加工工艺通过一系列的制造流程，将包含了大量晶体管与其连接路径的几何图案，转换为设置在基板上许许多多互相堆叠的半导体材料层、绝缘层及导电层。不同堆叠层之间的相互连接，可透过堆叠层所开设的接触孔(contact hole)或通孔(via)之中的导线进行连接。其中，接触孔及通孔以类似垂直插孔方式形成于导线所在的各个材料层中。

然而，随着晶体管的组件体积缩小借以达到更快速且更高集成度的集成电路时，紧密相邻的电路单元间的物理现象对理想的互连电路性能产生冲击。以传导层为例，理想的金属布线应具备经设计的特定宽度，然而，有许多因素都可能影响实际的金属线宽。举例来说，某些金属线段可能因为光刻工艺中的光学微影邻近效应(optical proximity effect)而发生收缩或膨胀的情况，或是部分金属线段可能因为不同区域中相异的线路密度而具有不同的表面拓扑差异，例如，在化学机械抛光(chemical mechanical polishing，CMP)工艺或蚀刻工艺中所造成的负载不平均。光刻工艺中的光学微影邻近效应使得疏离与紧密的不同电路分布之间存在一定的线宽偏差。工艺上的瓶颈亦局限了晶片上有效的极限尺寸(critical dimension)。在部分情况下，较为疏离的线路实际上的印刷宽度会远大于稠密区域的同等线路的宽度，即便是在相同的宽度设计之下，线宽偏差可能在密集到疏离过渡区域(又称为线出海口区间line estuary)造成一定程度的薄膜应力，进而产生金属坑之类的缺陷，例如铜线空隙(copper line voids)。在较为极端的情况下，金属线路甚至会翘起或断裂。现今，集成电路制造商采用许多不同的策略包括光学邻近校正(optical proximity correction，OPC)模型和复杂的设计规则，以得到较佳的极限尺寸掌控，仅管如此，如何在过渡区域(出海口线)的金属线段上避免应力缺陷仍然是一个很棘手的课题。此外，尽管上述段落主要描述金属布线的问题，出海口线应力问题也普遍存在于高分子材料、介电材料、半导体以及其它材料的工艺上。

于是，实有必要发展有效且便于实作的技术手段，以降低集成电路制造过程中密集到疏离过渡区域的线性应力。

发明内容

本发明的目的在于提供一种线路结构、半导体集成电路以及线路结构设计方法。

本发明的一范畴在于提供一种用于半导体集成电路中的线路结构。根据本发明的一实施例，此一线路结构是形成于基板上的层状结构中，本实施例中的线路结构包括数条第一类线(密集线)、第二类线(疏离线)以及数条第三类线。其中第三类线设置于第一类线以及第二类线的外围区域，这些第三类线分别连接至第二类线，且大致上往与第二类线垂直的方向延伸。

根据本发明的另一实施例，其揭露一种半导体集成电路包含基板、形成于基板上的绝缘层以及设置于绝缘层上且具传导性的线路结构。绝缘层中具有一连接电路(例如接触孔或通孔)。线路结构包含数条密集线、疏离线以及导电肩型阻隔线。这些密集线具有紧密排列式样且连接到绝缘层中的连接电路。疏离线设置邻近密集线，且疏离线亦连接到绝缘层中的连接电路。导电肩型阻隔线设置邻近密集线以及疏离线，其中导电肩型阻隔线连接至疏离线，且大致上与疏离线的方向垂直。此外，导电肩型阻隔线并不直接与绝缘层中的连接电路相连(例如接触孔或通孔)。导电肩型阻隔线是作为布线工艺中的一种保护结构，因此导电肩型阻隔线并不需要电性连接到绝缘层中的连接电路，本实施例中的此绝缘层可能设置于导线层的上方或下方。然而，此导电肩型阻隔线可连接至相邻绝缘层中的假性通孔。此处的假性通孔本身通常不具功能性，仅为了制造上的方便性或工艺改良而设置。