[实用新型]基于FPGA和高精度延迟技术的纳秒数字延时同步机

权利要求书

1.一种基于FPGA和高精度延迟技术的纳秒数字延时同步机，其特征在于包括微处理器、外触发电路模块、FPGA控制模块、高精度可编程延迟电路模块、信号放大电路模块，FPGA控制模块包含脉冲成形电路模块、时序控制电路模块、技术延迟电路模块，微处理器分别与FPGA控制模块和高精度可编程延迟电路模块相连，时序控制电路模块、计数延迟电路模块、高精度控可编程制模块、信号放大电路模块顺序电连接，外触发电路模块、脉冲成形电路模块、时序控制电路模块输入端顺序电连接，微处理器与高精度可编程延迟电路模块电连接。

2.根据权利要求1所述的一种基于FPGA和高精度延迟技术的纳秒数字延时同步机，其特征在于所述的外触发电路模块输入端作为延时同步机触发信号输入端，信号放大电路模块输出端作为延时同步机脉冲信号输出端。

3.根据权利要求1所述的一种基于FPGA和高精度延迟技术的纳秒数字延时同步机，其特征在于所述外触发电路模块包括第一二极管(D1)、第二二极管(D2)、变压器(T1)、第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、光电耦合器(U1)，其中外触发电路模块电路输入端与变压器(T1)输入端一端连接，变压器(T1)与第一二极管(D1)阳极连接，第一二极管(D1)阴极接地，第一电阻(R1)、第二电阻(R2)组成的串联电路，第三电阻(R3)与第一电阻(R1)、第二电阻(R2)组成的串联电路并联，变压器(T1)输出端与第三电阻(R3)与第一电阻(R1)并联端连接，第一电阻(R1)与第三电阻(R3)串联连接端与第四电阻(R4)、第二二极管(D2)输出端3端共接，第四电阻(R4)另一端接光电耦合器(U1)输入端，光电耦合器(U1)输出端接第五电阻(R5)，第五电阻(R5)另一端接电源(+5V)，光电耦合器输出端为外触发电路模块数输出端，变压器(T1)另一输出端、第二电阻(R2)与第三电阻(R3)并联端、第二二极管(D2)阳极、光电耦合器另一输入端接地。

4.根据权利要求1所述的一种基于FPGA和高精度延迟技术的纳秒数字延时同步机，其特征在于所述信号放大电路模块包括第一电容(C1)、第二电容(C2)、第三电容(C3)、第四电容(C4)、第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、脉冲变压器(T1)、电感(L1)、场效应管(Q1)、第一PNP管(Q2)、第二PNP管(Q3)，第一电容(C1)与第一电阻(R1)、第二电容(C2)与第二电阻(R2)分别组成微分电路，第一电容(C1)和第一电阻(R1)连接端与电容第二电容(C2)连接，第二电容(C2)与第二电阻(R2)连接端、第三电阻(R3)、场效应管(Q1)栅极四端点连接，第三电阻(R3)另一端、场效应管(Q1)源极接地，电源(VCC1)、场效应管(Q1)漏极分别与脉冲变压器(T1)输入端两端连接，脉冲变压器(T1)输出端、电感(L1)、第二PNP管(Q2)基极顺序连接，第二PNP管(Q2)发射极与第三PNP管(Q3)基极连接，第三PNP管(Q3)发射极与脉冲变压器(T1)另一输出端、第四电阻(R4)连接，第四电阻(R4)另一端接电源(+5V)，第三PNP管(Q3)集电极、第二PNP管(Q2)集电极、第五电阻(R5)、第三电容(C3)、第四电容(C4)共端点连接，第五电阻(R5)另一端接地，第三电容(C3)、第四电容(C4)并联输出为模拟放大电路输出端。