[实用新型]基于FPGA和高精度延迟技术的纳秒数字延时同步机

说明书

技术领域

本实用新型涉及一种数字延时同步机，特别是涉及一种基于FPGA和高精度延迟技术的纳秒数字延时同步机。

背景技术

现代精密物理实验研究往往依赖于精密数字延时同步机来协调物理实验过程所涉及的多台仪器设备之间的时序关系。

目前，关于精密数字延时同步机的方案有相关文献的报道。如《电子器件》2007年12月发表了题为《用于超短激光脉冲技术的高精度数字延时同步机的研究》，还有《核电子学与探测技术》2006年11月发表了题为《基于精度延迟技术的脉冲同步机研制》。他们都是采用8253计数器法+模拟内插延时技术的方式实现延时精度1ns的精密数字延时同步机，和本实用新型采用基于可编程逻辑阵列(FPGA)和高精度可编程延迟芯片实现延时精度1ns的技术方案不同。

实用新型内容

本实用新型的目的是为了解决物理实验过程中多台仪器设备之间的时序同步问题以及多路同步延时调节精度达到1ns的指标，采用一种新型的基于可编程逻辑阵列(FPGA)和高精度可编程延迟芯片相结合的方案设计纳秒数字延时同步机。实现原理以微处理器为控制核心芯片，将每路延迟时间分成两个部分，大于等于10ns整数倍的延迟时间用FPGA控制实现，小于10ns的延迟时间用高精度可编程延迟芯片来实现，极大地提高了纳秒数字延时同步机的集成度和延时精度。

为达到上述目的，本实用新型采用的技术方案是：

一种基于FPGA和高精度延迟技术的纳秒数字延时同步机，包括微处理器、外触发电路模块、FPGA控制模块、高精度可编程延迟电路模块、信号放大电路模块，FPGA控制模块包含脉冲成形电路模块、时序控制电路模块、技术延迟电路模块，微处理器分别与FPGA控制模块和高精度可编程延迟电路模块相连，时序控制电路模块、计数延迟电路模块、高精度可编程延迟电路模块、信号放大电路模块顺序电连接，外触发电路模块、脉冲成形电路模块、时序控制电路模块输入端顺序电连接，微处理器与高精度可编程延迟电路模块电连接。

所述外触发电路模块输入端作为延时同步机触发信号输入端，信号放大电路模块输出端作为延时同步机脉冲信号输出端。

所述外触发电路模块包括第一二极管D1、第二二极管D2、变压器T1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、光电耦合器U1，其中外触发电路模块电路输入端与变压器T1输入端一端连接，变压器T1与第一二极管D1阳极连接，第一二极管D1阴极接地，第一电阻R1、第二电阻R2组成的串联电路，第三电阻R3与第一电阻R1、第二电阻R2组成的串联电路并联，变压器T1输出端与第三电阻R3与第一电阻R1并联端连接，第一电阻R1与第三电阻R3串联连接端与第四电阻R4、第二二极管D2输出端3点共接，第四电阻R4另一端接光电耦合器U1输入端，光电耦合器U1输出端接第五电阻R5，第五电阻R5另一端接+5V电源，光电耦合器输出端为外触发电路模块数输出端，变压器T1另一输出端、第二电阻R2与第三电阻R3并联端、第二二极管D2阳极、光电耦合器另一输入端接地。

所述信号放大电路模块包括第一电容C1、第二电容C2、第三电容C3、第四电容C4、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、脉冲变压器T1、电感L1、场效应管Q1、第一PNP管Q2、第二PNP管Q3，第一电容C1与第一电阻R1、第二电容C2与第二电阻R2分别组成微分电路，第一电容C1和第一电阻R1连接端与电容第二电容C2连接，第二电容C2与第二电阻R2连接端、第三电阻R3、场效应管Q1栅极四端点连接，第三电阻R3另一端、场效应管Q1源极接地，电源VCC1、场效应管Q1漏极分别与脉冲变压器T1输入端两端连接，脉冲变压器T1输出端、电感L1、第二PNP管Q2基极顺序连接，第二PNP管Q2发射极与第三PNP管Q3基极连接，第三PNP管Q3发射极与脉冲变压器T1另一输出端、第四电阻R4连接，第四电阻R4另一端接电源+5V，第三PNP管Q3集电极、第二PNP管Q2集电极、第五电阻R5、第三电容C3、第四电容C4共端点连接，第五电阻R5另一端接地，第三电容C3、第四电容C4并联输出为模拟放大电路输出端。

从上述本实用新型的结构特征可以看出，其优点是：采用FPGA和高精度可编程延迟芯片相结合对触发脉冲进行多路延时极大地提高了仪器的集成度和延时精度。设计的低抖动、快传输高频模拟放大电路，减小了路与路之间的延时分散性，保证设备之间的时序同步问题。

附图说明

本实用新型将通过附图比较以及结合实例的方式说明：