[发明专利]半导体存储装置

权利要求书

1.一种半导体存储装置，具有：第一字线、第一位线对、与所述第一字线以及所述第一位线对连接的第一存储器单元、选择所述第一位线对中的任意一个位线的第一选择电路、和经由所述第一选择电路与所述第一位线对连接的写入电路，其中，

所述写入电路具备：

将所述第一位线对中被所述第一选择电路选择出的位线的电位控制在第一电位的第一控制电路；和

将所述选择出的位线的电位控制在比所述第一电位低的第二电位的可变电容电容器；

所述可变电容电容器的电容根据所述可变电容电容器被施加的电压而发生变化，由此调整所述第二电位。

2.根据权利要求1所述的半导体存储装置，其特征在于，

所述第一位线对中被所述第一选择电路选择出的位线的电位，在被所述第一控制电路降压之后，由所述可变电容电容器控制在所述第二电位。

3.根据权利要求1所述的半导体存储装置，其特征在于，

所述可变电容电容器是N型DMOS晶体管，

所述N型DMOS晶体管的栅极经由所述第一选择电路与所述第一位线对连接，所述N型DMOS晶体管的源极及漏极被施加公共的可变电压。

4.根据权利要求1所述的半导体存储装置，其特征在于，

所述可变电容电容器是P型DMOS晶体管，

所述P型DMOS晶体管的源极及漏极经由所述第一选择电路与所述第一位线对连接，所述P型DMOS晶体管的栅极被施加可变电压。

5.根据权利要求1所述的半导体存储装置，其特征在于，

所述可变电容电容器是N型DMOS晶体管或P型DMOS晶体管，

所述N型DMOS晶体管或所述P型DMOS晶体管的氧化膜的膜厚，与搭载所述半导体存储装置的LSI的IO部晶体管的氧化膜的膜厚相等。

6.根据权利要求1所述的半导体存储装置，其特征在于，

该半导体存储装置还具备恒定电容电容器，

所述可变电容电容器是N型DMOS晶体管或P型DMOS晶体管，

所述恒定电容电容器与所述N型DMOS晶体管或所述P型DMOS晶体管并联连接。

7.根据权利要求1所述的半导体存储装置，其特征在于，

该半导体存储装置还具备：第二字线、第二位线对、与所述第二字线以及所述第二位线对连接的第二存储器单元、和选择所述第二位线对中的任意一个位线的第二选择电路，

所述写入电路还经由所述第二选择电路与所述第二位线对连接。

8.根据权利要求7所述的半导体存储装置，其特征在于，

该半导体存储装置还具备输入电路，

所述写入电路与所述输入电路相邻配置。

9.一种半导体存储装置，具有：第一字线、第一位线对、与所述第一字线以及所述第一位线对连接的第一存储器单元、选择所述第一位线对中的任意一个位线的第一选择电路、经由所述第一选择电路与所述第一位线对连接的写入电路、和检测电源电压是否在规定电压值以上的电源电压检测器，其中，

所述写入电路具备：

将所述第一位线对中被所述第一选择电路选择出的位线的电位控制在第一电位的第一控制电路；

将所述选择出的位线的电位控制在比所述第一电位低的第二电位的第二控制电路；和

基于所述电源电压检测器的输出信号而被控制在第三电位的第三控制电路；

所述第二控制电路与所述第三控制电路相互并联连接。

10.根据权利要求9所述的半导体存储装置，其特征在于，

所述第三控制电路将所述第一位线对中被所述第一选择电路选择出的位线的电位，控制在比所述第二电位高的所述第三电位。

11.根据权利要求9所述的半导体存储装置，其特征在于，

该半导体存储装置还具备：第二字线、第二位线对、与所述第二字线以及所述第二位线对连接的第二存储器单元、和选择所述第二位线对中的任意一个位线的第二选择电路，

所述写入电路还经由所述第二选择电路与所述第二位线对连接。

12.根据权利要求11所述的半导体存储装置，其特征在于，

该半导体存储装置还具备输入电路，

所述写入电路与所述输入电路相邻配置。