[发明专利]用于增加存储器密度的方法、结构及装置

说明书

相关申请案交叉参考

本申请案主张于2009年11月2日提出申请的第12/610,922号美国专利申请案“用于增加存储器密度的方法、结构及装置(METHODS，STRUCTURES AND DEVICES FOR INCREASING MEMORY DENSITY)”的申请日期的权益。

技术领域

本发明的实施例涉及用于增加存储器密度的方法、结构及装置，且更具体来说涉及用于形成多层半导体结构的方法以及所得结构及并入有此些结构的装置。

背景技术

非易失性存储器装置用于存储用于计算机系统及其它电子装置的数字数据。非易失性存储器在移除施加到其的电力或施加到其的电力发生故障之后并不即刻改变状态，且因此尽管中断电力供应，非易失性存储器仍保持所存储的数据甚至用于后续的检索。非易失性存储器单元的实例包括磁性随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、相变随机存取存储器(PCRAM)、或电阻随机存取存储器(RRAM)。

由于对非易失性存储器的需求不断增加，因而开发商及制造商不断地尝试超越当前技术的能力来增加非易失性存储器单元的密度。为了达到高存储密度，制造商通常集中于将半导体装置按比例缩小到亚微尺寸。然而，常规非易失性存储器单元利用半导体衬底上的显著量的底材面积(real estate)，且因此限制了非易失性存储器单元的密度。

需要用于增加非易失性存储器装置中的密度及可靠性的方法、结构及装置。

发明内容

本发明的各种实施例针对一种非易失性存储器装置、一种半导体结构及一种用于形成包含多个二极管的半导体结构的方法的实施例。在至少一个实施例中，本发明包括非易失性存储器装置，其包含：多个晶体管，其安置于衬底上；多个存储器串，其安置于多个存储器单元上方，每一存储器串包含多个二极管；及电极，其将所述多个存储器串中的至少两者电连接到所述至少一个节点，所述多个二极管布置于沿所述电极的长度间隔的位置处。所述多个晶体管中的每一晶体管可电耦合到一字线及一位线，所述字线与所述位线在至少一个节点处彼此相交。

在其它实施例中，本发明包括半导体结构，其包含上覆于衬底上且彼此上下垂直叠加以形成多个列的多个二极管，所述多个二极管中的每一者包含安置于经相反掺杂区之间的本征区。邻近列的所述多个二极管可互为镜像。

在又一些实施例中，本发明包括形成半导体结构的方法，其包含：形成多个交替的第一区与第二区以在上覆于晶体管阵列上的基础材料上方形成单元堆叠，所述晶体管阵列包含电耦合到多个单元插脚的多个晶体管；移除所述第一区及第二区的经由掩模暴露的部分以形成从中穿过的多个第一狭槽，所述多个第一狭槽中的每一者上覆于所述多个单元插脚中的一者上；将掺杂剂引入到所述第一区的经暴露部分以形成多个第一经掺杂区；在所述多个第一经掺杂区中的每一者上方形成硅化物材料；在所述半导体结构上方形成填充材料以至少填充所述多个第一狭槽；移除所述第一区及第二区的经由另一掩模暴露的部分以形成与所述多个第一狭槽中的每一者横向间隔开的多个第二狭槽；及将掺杂剂引入到所述第一区的经暴露部分以形成多个第二经掺杂区，所述第一区的本征区安置于所述多个第二经掺杂区与所述多个第一经掺杂区之间。

附图说明

图1A是图解说明本发明的存储器装置的一个实施例的向下俯视图；

图1B是图1A中所示的存储器装置沿截面线1-1截取的局部横截面图；

图2是图1A及1B的存储器装置的电路图；

图3A到32B是图解说明用于形成图1A及1B中所示的存储器装置的本发明方法的实施例的向下俯视图及横截面图；

图33A是图解说明本发明的存储器装置的另实施例的向下俯视图；

图33B是图33A中所示的存储器装置沿截面线33-33截取的局部横截面图；

图34到36是半导体结构的局部横截面图且图解说明用于形成图33A及33B中所示的存储器装置的本发明方法的实施例；

图37A是图解说明本发明的存储器装置的又一实施例的向下俯视图；

图37B是图37A中所示的存储器装置沿截面线37-37截取的局部横截面图；且

图38及39是半导体结构的局部横截面图且图解说明用于形成图37A及37B中所示的存储器装置的本发明方法的实施例。

具体实施方式