[发明专利]封装衬底中具有集成无源器件的集成数字和射频片上系统器件及其制造方法

说明书

技术领域

公开的实施例涉及包括设置于封装衬底中的无源器件的集成数字和射频器件以及制造它们的工艺。

附图说明

为了理解获得实施例的方式，将通过参考附图给出上文简述的各实施例的更具体描述。这些附图绘示的实施例未必是按比例绘制的，并且不应被认为是限制范围。将利用附图以额外的特异性和细节来描述和解释一些实施例，附图中：

图1是根据示例实施例的芯片设备的截面正视图；

图2是根据示例实施例的芯片设备的截面正视图；

图3是根据示例实施例的芯片设备的截面正视图；

图4是根据示例实施例的芯片设备的截面正视图；

图5是根据示例实施例的芯片设备的截面正视图；

图6是根据示例实施例的芯片设备的截面正视图；

图7是根据示例实施例的芯片设备的截面正视图；

图8是根据示例实施例的凸起电感器的透视正视图线框；

图8a是根据实施例在图8中所示的凸起电感器的侧视图细节；

图8b是根据实施例在图8中所示的凸起电感器的侧视图细节；

图9是根据示例实施例的凸起电感器的透视正视图线框；

图10是根据示例实施例的堆叠通孔电感器的透视正视图线框；

图11是根据示例实施例的复合凸起和堆叠通孔电感器的透视正视图线框；

图12是根据示例实施例的变压器的透视正视图；

图13是根据示例实施例的电感器的透视正视图；

图14是根据示例实施例的电感器的透视正视图；

图15是根据示例实施例的变压器的透视正视图；

图16是使用本公开中阐述的平面变压器实施例的封装上巴伦（balun）的顶部平面图；

图17是图16所示的三电容器一变压器装置的电路图；

图18是根据示例实施例的四层线性或圆形电感器的顶部平面图；

图18a、18b、18c和18d示出了图18中所示变压器的组装；

图19是根据示例实施例在封装衬底中使用混合SoC和集成线圈的半导体封装的线框分解透视图；

图20是图19所示的四电容器四电感器装置的电路图；

图21是根据示例实施例在安装衬底中使用混合SoC和集成线圈的半导体封装的顶部平面图；

图22是根据示例实施例的过程和方法流程图；以及

图23是根据实施例的计算/通信系统的示意图。

具体实施方式

混合芯片实施例在混合半导体衬底上包括数字处理器（DP）和射频集成电路（RFIC）功能的过程已被公开。这样一来，片上系统（SoC）包括设置于封装衬底上的混合DP-RFIC芯片。将支撑RFIC的无源器件耦合到RFIC但设置于封装衬底上或其中。无源器件包括电感器和变压器，它们是被制作成与封装衬底集成的凸起电感器或金属电感器和变压器的金属结构。

现在将参考附图，其中可以为类似的结构提供类似的下标附图标记。为了更清楚地示出各实施例的结构，这里包括的附图是集成电路结构的图解表示。于是，例如在显微照相中制造的集成电路结构的实际外观可能显得不同，同时仍然结合了图示实施例所主张的结构。此外，附图可以仅显示对理解图示实施例有用的结构。可能不包括现有技术中已知的额外结构以保持附图的清晰。

图1是根据示例实施例的芯片设备100的截面正视图。片上系统（SoC）110包括设置于封装衬底112上的DP-RFIC混合器件110。DP-RFIC混合器件110包括数字处理器部分114和RFIC部分116。在实施例中，SoC110包括DP-RFIC混合加图形部分。因此，可以将本SoC110实施例称为DP-G-RIRC混合结构110。在下文中，公开的SoC实施例可以是DP-RFIC混合结构或DP-G-RFIC混合结构。

芯片设备100被示为简化形式，其包括DP有源器件和支撑DP部分114的后端金属化部115，以及RFIC有源和无源器件和支撑RFIC部分116的金属化部117。在实施例中，封装衬底112是无核衬底112。DP-RFIC器件110和封装衬底112之间的电连通是通过电凸起执行的，利用数字118表示其中的一个电凸起。如图所示，DP-RFIC110是利用电凸起118设置于封装衬底112上的倒装芯片110。